连续时间Sigma-Delta调制器的研究与设计

摘要

随着以人工智能、物联网和第五代移动通信为代表的新兴信息智能科技的发展，给集成电路的设计工作带来新的挑战，各类高速高性能数字应用的日益增长需要高速高分辨率的ADC来支持。近年来，Sigma-Delta ADC正是由于其自身数字电路处理信息的强大优势获得了快速发展，而作为Sigma-Delta ADC重要组成部分的模拟调制器则决定了整个ADC的速度和精度。因此本文的主要工作为设计一款可以应用在数字音频领域的连续时间Sigma-Delta调制器。 本文在深入调研了连续时间Sigma-Delta调制器的设计原理和体系架构后，结合国内外研究现状以及应用的领域确定了本文的设计指标和架构。在保留足够设计余度的前提下，设计了噪声传递函数以及环路滤波器函数，借用Matlab软件中的Simulink工具箱搭建调制器的行为级架构，仿真验证和确定系统的各项参数。随后对调制器中各模块的非理想性进行详细分析和计算，包括运放的有限直流增益和增益带宽积、时钟抖动、ELD以及工艺偏差的影响等。最后根据各电路模块子单元的设计指标来展开对晶体管级电路的设计和仿真工作。 设计实现了一个3阶3bit量化的连续时间Sigma-Delta调制器。采用TSMC65nm CMOS工艺，芯片工作在1.3V电源电压和64MHz时钟频率下，在1MHz的信号带宽内和各个工艺角下仿真显示，调制器的信噪失真比SNDR为94dB左右，有效位数为15bit以上。满足设计指标，可应用于相应的音频和无线领域。

目录

第一个书签之前