基于功能模块的大规模RTL组合电路分层测试产生算法研究

摘要

该文主要是对大规模、超大规模集成电路寄存器传输级(RTL)的自动测试产生算法进行研究.该文根据超大规模集成电路自动测试产生要求,设计了RTL电路的数据结构etbl.Etbl能更方便、更有效地访问RTL电路的结构及功能信息,更有利于进行自动测试产生.并且实现了相应的格式转换器,将Verilog HDL描述的ISCAS-85和ISCAS-89系列的RTL电路转换为etbl描述的能运用于RTL电路测试产生的内部数据结构.该文在etbl描述的RTL电路结构的基础上,进行了RTL组合电路自动测试产生算法的研究,提出了两个基于结构的RTL组合电路分层测试产生算法.

目录

文摘

英文文摘

第1章绪论

1.1数字系统测试的发展概况及基本知识

1.2高层测试产生需求及现状

1.3 RTL级测试产生现状及展望

1.4本文主要工作

第2章RTL描述格式转换器

2.1引言

2.2 RTL级电路的VERILOG描述

2.2.1RTL级电路

2.2.2 Verilog HDL特性

2.3 RTL电路中的功能模块及层次特性

2.4 RTL组合电路描述的内部数据结构

2.5 RTL电路VERILOG HDL描述转换成内部结构算法

第3章RTL组合电路两层测试产生算法

3.1引言

3.2 RTL两层测试产生中的D驱赶

3.3 RTL两层测试产生中的蕴含

3.4 RTL两层测试算法中的逻辑模拟

3.5 RTL两层测试产生中的回溯

3.6 RTL两层测试算法及流程

3.7实验结果及说明

第4章RTL组合电路分层测试产生算法

4.1引言

4.2功能模块测试集

4.3 D驱赶及蕴含时的测试PATTERN搜索问题

4.4 RTL电路层数与分层测试间的关系

4.5 RTL分层测试产生中的D驱赶

4.6 RTL分层测试产生中的蕴含

4.7 RTL分层测试产生中的逻辑模拟

4.8 RTL分层测试产生中的回溯

4.9 RTL分层测试产生算法及流程

4.10实验结果及说明

结束语

参考文献