基于忆阻NIMP的组合逻辑电路设计及仿真分析

摘要

随着人工智能时代的到来，科技发展日新月异，具备更高性能的集成电路芯片显得尤为重要，而传统的CMOS器件已无法满足快速发展的需求。忆阻器的纳米级尺寸、低功耗、阈值特性、良好的非易失性及稳定性，并且其读写存储速度较快，还能避免与CMOS晶体管技术不兼容等，使得其在逻辑电路方面具备广泛的应用。本文的研究目标在于构建基于忆阻的四种组合逻辑电路，其中包括多路选择器、数值比较器、编码器和译码器。 本文首先介绍了忆阻器逻辑电路的研究背景及意义，说明当前晶体管器件的技术瓶颈及传统逻辑电路的发展变革，并对忆阻器及其逻辑电路的国内外研究现状做了简要分析。其次介绍了忆阻器的相关特性及具备优良性能的基于忆阻器的实质蕴涵（IMP）逻辑电路，并且分析了其存在的“切换不完全”等缺陷问题，从而得到改进型设计——非实质蕴涵（NIMP）逻辑电路。然后利用多路选择器、数值比较器、编码器和译码器的逻辑表达式和NIMP逻辑电路的相似性，通过对其进行恒等变换，从而只需多步NIMP操作即可实现各器件的功能，该设计电路在忆阻器个数和操作步骤及非易失性存储等方面均具有很好的优势，本文通过对每种电路示例的分析设计，结合Hspice仿真实验验证各电路设计的正确性。最后将该四种电路设计方案与现有参考文献分别进行了分析比较，对本文的电路设计特点及优势进行总结概括。 本文的研究成果有NIMP逻辑电路的仿真分析验证、基于忆阻器NIMP逻辑电路的多路选择器、数值比较器、编码器和译码器设计、各组合逻辑电路的Hspice仿真实验验证分析和本文电路设计方法的分析总结。

目录

第一个书签之前