一种12位50MSPS低功耗流水线ADC的研究与实现
THE RESEARCH AND REALIZATION OF A 12 BITS 50 MSPS LOW POWER PIPELINED ANALOG-TO-DIGITAL CONVERTER
摘 要
Abstract
第一章 绪 论
1.1 课题研究的背景及意义
1.2 国内外研究现状
1.3 本文主要研究内容和结构安排
第二章 流水线ADC的基本原理
2.1 模数转换器的基本概念
2.2 模数转换器的性能参数
2.3 流水线ADC的结构和工作原理
2.4 非线性因素及其影响
2.4.1 热噪声
2.4.2 电荷注入和时钟馈通
2.4.3 运放有限开环增益和带宽
2.5 数字校正技术
2.6 本章小结
第三章 流水线ADC单元电路的分析与设计
3.1 MOS开关电路
3.2 运算放大器
3.2.1 增益增强原理
3.2.2 主运放和共模反馈电路设计
3.2.3 辅助运放设计
3.2.4 最终放大器电路验证
3.3 比较器
3.4 本章小结
第四章 模块和系统电路设计与仿真
4.1 Clock Generator
4.2 采样保持电路
4.3 1.5bit/stage ADC
4.3.1 Sub-ADC
4.3.2 Sub-DAC
4.3.3 Gain-stage
4.4 数字校正电路
4.5 本章小结
总 结
参考文献
哈尔滨工业大学硕士学位论文原创性声明
哈尔滨工业大学硕士学位论文使用授权书
致 谢