A Miller divider based clock generator for MBOA-UWB application

机译：基于MBA-UWB应用的基于米勒分频器的时钟发生器

获取原文

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

A Miller divider based clock generator is proposed for multi-band OFDM alliance (MBOA) ultrawideband (UWB) application. Employing closed-loop operation, the clock generator can produce three difference carrier frequencies with negligible in-band spurs wh

机译：提出了一种基于米勒分频器的时钟发生器，用于多频带OFDM Alliance（MBOA）超宽带（UWB）应用。通过闭环操作，时钟发生器可以产生三个不同的载波频率，而带内杂散可忽略不计

著录项

来源
《VLSI Circuits, 2005 IEEE Symposium on》|2005年|P.34-37|共4页
会议地点 KyotoJapan
作者
Tai-Cheng Lee; Yen-Chuang Huang;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类
关键词
CMOS analogue integrated circuits; OFDM modulation; circuit optimisation; frequency dividers; inductors; integrated circuit design; low-power electronics; signal generators; ultra wideband communication; 0.18 micron; 1.8 V; CMOS analog integrated circuits; MBOA-UWB;

机译：CMOS模拟集成电路； OFDM调制；电路优化；分频器电感器;集成电路设计；低功耗电子产品；信号发生器超宽带通信； 0.18微米； 1.8伏; CMOS模拟集成电路；移动宽带;

相似文献

外文文献
中文文献
专利

1. The Design and Analysis of a Miller-Divider-Based Clock Generator for MBOA-UWB Application [J] . Tai-Cheng Lee, Yen-Oman Huang IEEE Journal of Solid-State Circuits . 2006,第6期

机译：MBOA-UWB应用中基于米勒分频器的时钟发生器的设计与分析
2. A DLL-Based Quadrature Clock Generator With a 3-Stage Quad Delay Unit Using the Sub-Range Phase Interpolator for Low-Jitter and High-Phase Accuracy DRAM Applications [J] . Youngbog Yoon, Hyunsu Park, Chulwoo Kim Circuits and Systems II: Express Briefs, IEEE Transactions on . 2020,第11期

机译：一种基于DLL的正交时钟发生器，具有3级四延迟单元，用于低抖动和高阶段精度DRAM应用的子距离相位插值
3. Low jitter all digital phase locked loop based clock generator for high speed system on-chip applications [J] . S. Moorthi, D. Meganathan, D. Janarthanan, International journal of electronics . 2009,第11a12期

机译：低抖动全数字锁相环时钟发生器，用于高速系统片上应用
4. A Miller divider based clock generator for MBOA-UWB application [C] . Tai-Cheng Lee, Yen-Chuang Huang . 2005

机译：用于MBOA-UWB应用的基于Miller分频器的时钟发生器
5. A multiphase clock generator using single -delay -line phase compensation technique and its application in 1/n-rate clock and data recovery [D] . Chen, Xu 2007

机译：使用单延迟线相位补偿技术的多相时钟发生器及其在1 / n速率时钟和数据恢复中的应用
6. Faraday Waves-Based Integrated Ultrasonic Micro-Droplet Generator and Applications [O] . Chen S. Tsai, Rong W. Mao, Shirley C. Tsai, 2017

机译：基于法拉第波的集成超声微滴发生器及其应用
7. A LOW PHASE NOISE DLL CLOCK GENERATOR WITH A PROGRAMMABLE DYNAMIC FREQUENCY DIVIDER [O] . Qingjin Du, Jingcheng Zhuang, Tad Kwasniewski 2015

机译：具有可编程动态频率分频器的低相位噪声DLL时钟发生器

A Miller divider based clock generator for MBOA-UWB application

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅