CMOS integrated circuits; integrated circuit design; low-power electronics; CMOS technology; backgate bias accelerator; delay penalty; high-speed systems; power 600 muW; process variations; reverse bias; size 90 nm; sleep-to-active modes transition time; standby per;
机译:低于100 ns的睡眠至活动模式转换时间的Backgate偏置加速器
机译:盒厚度,硅厚度和靠背偏置对ET-SOI MOSFETS的影响
机译:超薄体异质沟道MOSFET阈值电压灵敏度对工艺和温度变化的背栅偏置依赖性研究
机译:用于10ns订购睡眠到主动模式的后退偏置加速器转换时间
机译:即时组装(JITA)-一种运行时解释方法,可提高在FPGA中创建自定义加速器的生产率。
机译:使用大型情绪词典的Word嵌入模型中的算法偏置的广泛绘制筛选揭示了额外的偏差类型
机译:Backgate偏置加速器,用于10ns阶睡眠到活动模式的转换时间