論理診断における適応的な誤り追跡入力の適用順序変更に基づく6 値シミュレーション処理の効率化

摘要

大規模化・複雑化が進むLSI 設計・製造工程において，仕様変更や設計誤りの混入，タイミング制約違反などにより，設計変更要求（ECO：Engineering Change Order）が生じる場合がある。設計期間やコストの増加を抑制しつつECO に対応する手法として，回路に含まれる論理設計誤りを自動的に修正する論理診断手法 [1], [2] に基づき，配線変更のみで修正を実現する論理再合成手法 [3], [4] が提案されている。従来手法である，充足可能性判定に基づく誤り追跡入力生成と機能特定を用いた論理診断手法 [1]では，SAT ソルバを用いることで，BDD（Boolean DecisionDiagram）が構築できない大規模な回路についても処理可能とする。その一方で，回路に修正箇所が多数存在する場合，抽出される組合せ箇所数の増大とともに処理時間が増加する点が課題となっていた。