computational complexity; digital signal processing chips; image coding; integrated circuit design; logic circuits; low-power electronics; parallel architectures; 0.25 micron; 40 MHz; EBCOT algorithm; JPEG2000 encoder; SNR scalability; architecture design; context mo;
机译:JPEG2000具有并行编码架构的高效EBCOT
机译:JPEG2000中EBCOT块编码的高性能VLSI体系结构
机译:JPEG2000具有并行编码架构的高效EBCOT
机译:具有快速EBCOT算法的JPEG2000编码器架构设计
机译:快速拆分算术编码器体系结构和感知编码方法可增强JPEG2000性能。
机译:基于RST-SOM算法的以双层设计空间为中心的以系统架构替代能力为重点的航空航天系统的探索
机译:JPEG2000 EBCOT上下文形成的高效编码器设计