Multiobjective optimization; CMOS logic gates; CMOS standard cells;
机译:在基于标准单元的设计环境中,使用混合传输晶体管/ CMOS逻辑单元进行低面积/低功耗综合
机译:使用基于动态CMOS逻辑的新型4晶体管XOR / XNOR门的高速14晶体管全加器单元
机译:基于CMOS技术的基于MOS-NDR晶体管的灵活逻辑电路
机译:使用面向设计的数值技术CMOS逻辑标准单元晶体管尺寸的多目标优化
机译:用于CMOS逻辑的功率和可靠性优化的电路级技术。
机译:基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
机译:一种优化CmOs和BiCmOs组合逻辑中延迟和功率的联合栅尺寸和缓冲器插入方法