field programmable gate arrays; hardware description languages; logic design; parallel processing; TestBenchMulti; VHDL circuits; VHDL code; Xilinx FPGA hardware; chip design process; code coverage results; parallel VHDL designs; stimuli generator; test benches; test stimuli; Clocks; Computer architecture; Field programmable gate arrays; Hardware; Integrated circuit modeling; Software; Parallel processes; hardware code coverage; hardware verification; test-bench generation;
机译:用于在VHDL中测试多个过程的激励生成框架
机译:基于帐篷映射的伪随机数发生器的VHDL实现
机译:使用VHDL和脉冲C在FPGA中实现基于RANLUX的伪随机数生成器
机译:用于在VHDL中测试过程的刺激生成器
机译:用于Reed-Solomon编码器和解码器的VHDL代码生成器。
机译:结合相比分离的口腔和肠道蔗糖刺激可诱导不同的脑享乐过程
机译:一个自动AW-SOM VHDL IP核心生成器
机译:伪随机模式发生器的VHDL和波描述