CMOS integrated circuits; contact resistance; electrical contacts; epitaxial growth; field effect transistors; nickel compounds; 20 nm; CMOS technologies; NiSi; contact resistance; epitaxial growth process; multiple gate FET; multiple gate devices; narrow fins;
机译:使用环绕式NiSi-HDD触点最小化MuGFET源/漏电阻
机译:通过在HDD区域中进行Si的选择性外延生长,最小化多栅极NFET中的比接触电阻
机译:具有用于源极和漏极的掺杂外延触点的纳米线金属氧化物半导体场效应晶体管
机译:通过整合外延升降源/漏区的NISI触点集成MuGFET接触电阻
机译:低电阻率的锗硅化物接触层形成了用于纳米级CMOS的磷掺杂的硅锗合金源/漏结。
机译:高性能矩形栅极U沟道FET的源极和漏极触点之间只有2nm的距离
机译:升高的身体掺杂少1T-DRAM,带源/漏肖特基联系
机译:电流流入源/漏区接触电阻的三维建模