Spatial-temporal mapping; Viterbi decoder; array processor; design space exploration; Spatial-temporal mapping; Viterbi decoder; array processor; design space exploration;
机译:具有二维二维CNN单边单元阵列的高性能Viterbi解码器
机译:基于低功耗脉动阵列的自适应维特比解码器的FPGA设计和实现
机译:基于低功耗脉动阵列的自适应维特比解码器的FPGA设计和实现
机译:Viterbi解码器的数组处理器
机译:基于脉动阵列的Viterbi解码器的FPGA设计和实现。
机译:用于尾纹卷积码的加权维特比解码器的深组合
机译:高效维特比解码器架构和现场编程门阵列FPGA实现