buffer circuits; integrated circuit interconnections; low-power electronics; minimisation; VLSI; integrated circuit design; buffer insertion; buffer sizing; wire sizing; BISWS; power dissipation; interconnect wire; optimal delay constraints; optimal solutions; VLSI designs; very large scale integration;
机译:两针脚网络的功率最佳同时缓冲器插入/定型和导线定型
机译:二次编程方法,可同时进行缓冲区插入/大小调整和导线大小调整
机译:同时考虑系统CMP变异和随机$ L_ {rm eff} $变异的同时插入缓冲区和调整导线大小
机译:功率最佳的同时缓冲插入/上浆以及单根长线的均匀上浆
机译:功率和定时驱动最佳栅极,时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
机译:弓丝的临床变异性:评估两种不同尺寸的矩形不锈钢丝的力学和表面特性的初步研究
机译:功率最佳的同时缓冲区插入/大小调整和电线大小调整