机译:基于0.13umCMOS逻辑处理技术的嵌入式DRAM宏的开发,用于高性能应用
机译:基于 0.13umCMOS 逻辑工艺 技术的 高性能应用 的嵌入式 DRAM 宏 开发
机译:具有经济效益的嵌入式DRAM集成,可使用0.15 / spl mu / m技术节点及更高版本实现高密度存储器和高性能逻辑
机译:完全集成的嵌入式DRAM技术,具有高性能逻辑和商品DRAM电池,用于系统上芯片
机译:使用4T DRAM单元的绝热逻辑栅极电路性能分析
机译:磷酸化的AKT通过阻止DRAM转移到线粒体来抑制DRAM介导的细胞吞噬作用诱导的肝细胞凋亡。
机译:采用TsV集成45nm高性能sOI-CmOs嵌入式DRam技术的三维晶圆堆叠
机译:用于高性能VLsI嵌入式存储器的DRam编译器算法