首页> 外文会议> >A 10ps Jitter 2 Clock Cycle Lock Time Cmos Digital Clock Generator Based On An Interleaved Synchronous Mirror Delay Scheme

【24h】

A 10ps Jitter 2 Clock Cycle Lock Time Cmos Digital Clock Generator Based On An Interleaved Synchronous Mirror Delay Scheme

机译：基于交错同步镜像延迟方案的10ps抖动2时钟周期锁定时间Cmos数字时钟发生器

获取原文

页面导航

著录项
相似文献
相关主题

著录项

来源
《》|2001年|P.109-110|共2页
会议地点
作者
Saeki; T.; Nakamura; H.;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类无线电电子学、电信技术;
关键词

相似文献

外文文献
中文文献
专利

1. An 8.8-gs/s 6-bit Cmos Time-interleaved Flash Analog-to-digital Converter With Multi-phase Clock Generator [J] . Young, Chan JANG, Jun, IEICE Transactions on Electronics . 2007,第6期

机译：具有多相时钟发生器的8.8gs / s 6位Cmos时间交错式Flash模数转换器
2. A Low-Jitter Open-Loop All-Digital Clock Generator With Two-Cycle Lock-Time [J] . Moo-Young Kim, Dongsuk Shin, Hyunsoo Chae, Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2009,第10期

机译：具有两周期锁定时间的低抖动开环全数字时钟发生器
3. Delay-locked loop based clock and data recovery with wide operating range and low jitter in a 65-nm CMOS process [J] . Wang Yuan, Liu Yuequan, Jia Song, International journal of circuit theory and applications . 2017,第6期

机译：在65纳米CMOS工艺中基于延迟锁定环路的时钟和数据恢复具有宽工作范围和低抖动
4. A 10ps Jitter 2 Clock Cycle Lock Time Cmos Digital Clock Generator Based On An Interleaved Synchronous Mirror Delay Scheme [C] . Saeki T., Nakamura H., Institute of Electric and Electronic Engineer Symposium on VLSI Circuits . 2001

机译：基于交错同步镜延迟方案的10PS抖动2时钟周期锁定时间CMOS数字时钟发生器
5. Low jitter clocking of CMOS electronics using mode-locked lasers. [D] . Bhatnagar, Aparna. 2005

机译：使用锁模激光器的CMOS电子器件的低抖动时钟。
6. Focus: Clocks and Cycles: Clocks and Cycles [O] . Devon Wasche, Ian Gonzalez 2019

机译：重点：时钟和周期：时钟和周期
7. Low Jitter Gb/s CMOS Clock and Data Recovery Circuits for Large Synchronous Networks [O] . Tontisirin Sitt 2008

机译：适用于大型同步网络的低抖动Gb / s CMOS时钟和数据恢复电路

A 10ps Jitter 2 Clock Cycle Lock Time Cmos Digital Clock Generator Based On An Interleaved Synchronous Mirror Delay Scheme

著录项

相似文献

相关主题

期刊订阅