PLL; dual phase frequency detector; multi-lane; serial link;
机译:用于多通道串行链路接收器的合并的CMOS数字近端串扰消除器和模拟均衡器
机译:适用于多标准8.5–11.5 Gb / s串行链路的40 nm CMOS 195 mW / 55 mW双路径接收器AFE
机译:具有1.4 mW多PFD相位旋转PLL的5Gb / s CDR电路
机译:用于0.13um CMOS的5Gbps PCI Express Gen2多通道串行链路接收器的双PFD相旋转多相PLL
机译:用于千兆位串行数据链路的CMOS集成锁相环设计。
机译:具有带宽线性化技术的连续可调谐LC-VCO pLL,适用于pCI Express Gen2应用