首页> 外文会议> >Design and analysis of a jitter-tolerant digital delay-locked-loop based fraction-of-clock delay line
【24h】

Design and analysis of a jitter-tolerant digital delay-locked-loop based fraction-of-clock delay line

机译:一种基于抖动的数字延迟锁定环时钟分时延迟线的设计与分析

获取原文

摘要

A digital DLL-based fraction-of-clock delay line is described. It uses a combination of scaling and phase-detector window alignment to improve jitter tolerance and loop stability without requiring a loop filter or reducing tracking bandwidth.
机译:描述了一种基于数字DLL的时钟分时延迟线。它结合了缩放和相位检测器窗口对齐功能,以提高抖动容限和环路稳定性,而无需环路滤波器或减少跟踪带宽。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号