adaptive equalisers; high-speed integrated circuits; transceivers; CMOS analogue integrated circuits; discrete time filters; FIR filters; source-synchronous I/O link; adaptive receiver equalization; offset cancellation; clock deskew; CMOS analog equalizer; discrete-time linear filter; interleaved filter; on-die adaptation logic; optimal receiver settings; FIR filter; transceiver; clock generator; source-coupled differential pairs; 8 Gbit/s;
机译:具有自适应接收器均衡,失调抵消和时钟去偏斜功能的8 Gb / s源同步I / O链路
机译:具有自适应均衡和时钟/数据恢复功能的40 Gb / s CMOS串行链路接收器
机译:适用于40nm CMOS的0.068 PJ / B / DB 1.62至10 GB / S低功耗接收器的自适应胶印机和共用夏季自适应DFE
机译:具有自适应接收器均衡的8GB / s源同步I / O链路,偏移取消和时钟倾斜
机译:串行-Link接收器的均衡和时钟和数据恢复技术
机译:一个3.0 Gsymbol / S / Lane MIPI C-PHY接收器具有用于移动CMOS图像传感器的自适应电平依赖性均衡器
机译:用于多用户空时分组编码系统中的联合均衡和干扰消除的高效自适应接收机
机译:利用链接的共视时间传递从DoD主时钟连续观察Navstar时钟偏移