EEED BVCOE New Delhi India;
EEED BVCOE New Delhi India;
Field programmable gate arrays; Logic gates; Pulse width modulation; Logic design; Combinational circuits; Hardware design languages; Flip-flops;
机译:PEAF:黑暗硅时代使用可重配置硬逻辑设计的基于SRAM的FPGA的高能效架构
机译:FPGA的多层QCA可配置逻辑块的设计
机译:针对基于查找表的FPGA的逻辑级设计的质量指标的准确预测
机译:杂色逻辑设计制造对FPGA的多功能性探索
机译:自动化设计 空间探索 工具 针对OpenCL 为基础 实现 在FPGA上 使用机器学习
机译:通过参数化设计和增材制造使科学民主化:用于散射测量的多功能,低成本光学仪器的设计和制造
机译:基于输入输出逻辑的基于sRam的容错设计技术 FpGa的