Fully Depleted Double Gate technology; Memory SRAM cells; Static Noise Margin; Write Disturb;
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:使用存储单元中反馈延迟的统计分析对硬化的CMOS SRAM进行SEU表征
机译:基于碳纳米管的CMOS SRAM:1 kbit 6T SRAM阵列和10T SRAM单元
机译:双门CMOS中的4T SRAM单元的深入分析
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:32NM技术中具有6分CMOS SRAM单元的三个值逻辑8T CNTFET SRAM单元的比较分析