Graduate School of Information Systems The University of Electro-Communications 1-5-1, Chofugaoka, Chofu-shi, Tokyo, Japan;
机译:HPMAX:异构并行矩阵使用CPU和GPU乘法
机译:GPU和异构处理器上的通用稀疏矩阵矩阵乘法的框架
机译:在由CPU和GPU组成的异构平台上针对x264编码器的高效并行化技术
机译:使用OpenCL的CPU和GPU异构实现矩阵乘法
机译:关于集成异构CPU-GPU微处理器的高效GPGPU计算
机译:勘误:事件和时间驱动技术使用并行CPU-GPU协处理处理尖刺神经网络
机译:在CPU和GPU异构环境中并行处理矩阵乘法