National Polytechnic University of Armenia, Synopsys Armenia CJSC, Yerevan, Armenia;
Clocks; Optimization; Reduced instruction set computing; Registers; SDRAM; Standards; Timing; RISC core; digital design; low power design;
机译:考虑栅极感应的漏极泄漏(GIDL)的低待机功耗(LSTP)操作的32 nm技术节点上的SOI FinFET设计
机译:通过同步优化应变工程通道和外部寄生电阻来实现≤32 nm节点CMOS增强的可制造工艺
机译:使用快速工艺优化计量技术的32nm节点Usj形成
机译:用于32/28NM技术节点的ORCA处理器的电源优化方法
机译:利用电子墨水显示的传感器节点功率优化的系统级方法
机译:栅堆叠结构和工艺缺陷对32 nm工艺节点PMOSFET中NBTI可靠性的高k介电依赖性的影响
机译:基于工程知识的分析和28nm技术节点及以后的实验有效设计优化mOsFET的方法
机译:使用深亚微米超大规模集成(VLsI)技术的认知处理器设计的性能和功耗优化