Department of Micro- and Nanosciences, Aalto University, FI-00076, FINLAND;
机译:次阈值中的时序错误检测设计注意事项:65 nm CMOS中的8位微处理器
机译:在65 nm CMOS中采用位交错方案的9T亚阈值SRAM的设计和等值面积$ V_ {min} $分析
机译:具有原位定时误差检测和基于28 nm CMOS的脉冲锁存设计的宽电压范围转换检测器
机译:自适应亚阈值定时 - 错误检测8位微控制器在65 nm cmos中
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:次阈值中的时序误差检测设计注意事项:65 nm CMOS中的8位微处理器