Jedat Innovation Inc. Kitakyushu 808-0135;
VLSI layout; floorplan; packing; placement; single sequence; ABLR-relation; sequence-pair;
机译:勘误表:氩气3p〜54s构型的近阈值电子碰撞激发-使用最近的飞行时间测量值进行归一化处理的新的和修订的归一化微分截面(Journal of Physics B:Atomic,Molecular and Optical Physics(2011)44( 015201))
机译:氩气3p〜54s构型的近阈值电子碰撞激发-新的和修改的归一化微分截面,使用最近的飞行时间测量来归一化
机译:归一化坐标方程和用于预测自然曲线配置的能量方法
机译:平面图和ABLR关系的规范化配置
机译:FloorPlan表示,全局安置和VLSI布局设计自动化的可排水性分析
机译:展览平面图
机译:与根系统和完整二部图有关的配置的规格化量