Department of Computer Science, State University of New York, Binghamton, NY 13902-6000;
机译:高性能处理器的重排序缓冲区设计
机译:带保护缓冲区的重排序缓冲区结构,用于无序发行超标量处理器
机译:基于域墙存储器的NOC区域和节能缓冲区设计
机译:重新排序缓冲区的节能设计
机译:低功耗重排序缓冲器的设计与实现。
机译:用于UWSN的基于共同设计的可靠低延迟和节能传输协议
机译:重新排序缓冲区的节能设计
机译:用于超标量微处理器的20 mHz CmOs重新排序缓冲器