信号源装置及用以产生输出信号的信号源装置

摘要

一种信号源装置及用以产生输出信号的信号源装置，其中所述信号源装置包含：多个级联的锁存单元；反相单元，耦接到所述多个锁存单元；以及电压偏移单元，所述电压偏移单元的第一端耦接到所述反相单元以及所述多个锁存单元的一者，所述电压偏移单元的第二端用于接收第一输入信号，所述电压偏移单元根据所述第一输入信号，偏移所述第一端的电压电平。本发明提供的信号源装置及用以产生输出信号的信号源装置，能够克服现有技术存在的相位噪声较大的问题，可以提高输出信号的质量。

说明书

技术领域

本发明有关于信号源装置，更具体地，有关于应用在收发信机(transceiver)中的信号源装置及用以产生输出信号的信号源装置。

背景技术

全球移动通信系统(Global System For Mobile Communication，GSM)已经广泛应用于手机系统。对于GSM收发信机中的发射机(Transmitter，TX)的900MHz GSM信号源装置而言，相位噪声(phase noise)是一个重要的技术规范(specification)。特别地，因为在20MHz频偏(offset)情况下的信号源装置的相位噪声将会与接收机(Receiver，RX)的接收带宽相互影响，所以信号源装置的相位噪声受到严格的限制。根据GSM技术规范，在20MHz频偏情况下的本地振荡器(Local Oscillator，LO)的相位噪声将受限为低于-162dBc/Hz。GSM收发信机设计已经朝着单片CMOS芯片解决方案迈进。尽管如此，对于最新的CMOS技术而言也存在一些问题，例如，低质量片上(on-chip)电感(inductor)，有损耗的(lossy)Si基质，以及伴随信道规模缩小而增长的1/f噪声。上述问题严重影响信号源装置的相位噪声，因此，在20MHz频偏情况下的信号源装置的相位噪声将总低于-162dBc/Hz。

因此，迫切需要一种能够提供具有较低相位噪声的输出信号的信号源装置。尤其是，当信号源装置用于GSM收发信机时，输出信号将遵循GSM技术规范。

发明内容

为克服现有技术存在的相位噪声较大的问题，本发明目的之一在于提供一种信号源装置及用以产生输出信号的信号源装置。

本发明提供一种信号源装置，包含：多个级联的锁存单元；反相单元，耦接到所述多个锁存单元；以及电压偏移单元，所述电压偏移单元的第一端耦接到所述多个锁存单元的一者以及所述反相单元，所述电压偏移单元的第二端用于接收第一输入信号，所述电压偏移单元根据所述第一输入信号，偏移所述第一端的电压电平。

本发明另提供一种用以产生输出信号的信号源装置，包含：振荡器，用以产生第一振荡信号以及第二振荡信号；以及第一分频器，用于接收所述第一振荡信号以及所述第二振荡信号，并产生第一分频信号，其中所述第一分频器包含：多个级联的锁存单元，所述多个锁存单元的每一者用于接收所述第一振荡信号以及所述第二振荡信号；反相单元，耦接到所述多个锁存单元以及输出所述第一分频信号；以及电压偏移单元，具有第一端以及第二端，所述第一端耦接到所述多个锁存单元的一者以及所述反相单元，所述第二端用于接收所述第一振荡信号，所述电压偏移单元用于根据所述第一振荡信号，偏移所述第一端处的所述电压电平；其中，所述输出信号相应所述第一分频信号。

本发明提供的信号源装置及用以产生输出信号的信号源装置，能够克服现有技术存在的相位噪声较大的问题，可以提高输出信号的质量。

附图说明

图1为能够在900MHz GSM收发信机中实现的信号源装置1示意图。

图2为根据本发明的分频器11的一个实施例示意图。

图3为根据本发明的分频器11的另一个实施例示意图。

图4为根据本发明的分频器11的又一个实施例示意图。

图5为根据本发明的电分频器11的再一个实施例示意图。

图6为900MHz GSM收发信机中的另一个信号源装置的示意图。

图7为根据本发明的分频器61的一个实施例示意图。

图8为根据本发明的分频器61的另一个实施例示意图。

图9为根据本发明的分频器61的又一个实施例示意图。

图10为根据本发明的分频器61的再一个实施例示意图。

具体实施方式

在说明书及权利要求当中使用了某些词汇来指称特定组件。所属领域技术人员可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。间接的电气连接手段包括通过其它装置进行连接。

图1为可在900MHz GSM收发信机中实现的信号源装置1的示意图。请参阅图1，信号源装置1包含振荡器(oscillator)10、分频器11以及分频器12。振荡器10产生两个具有3.6GHz频率的振荡信号Vn以及振荡信号Vp，上述两个振荡信号组成一个差分对。分频器11接收振荡信号Vn以及振荡信号Vp，然后产生一个具有1.8GHz频率的分频信号DS1。分频器12接收分频信号DS1，然后产生一个具有900MHz频率的分频信号DS2，以作为信号源装置1的输出信号Sout(图未示)。其中由于振荡器产生振荡信号为所属领域技术人员所熟知，在此不再详述。上述实施例中虽然以两个分频器为例，然本发明不以此为限，例如，上述实施例中的分频信号DS1以及分频信号DS2可以分别称之为第一分频信号以及第二分频信号。如果仅使用一个分频器，则唯一的分频器输出的信号可以称之为第一分频信号，可以作为输出信号Sout。因此，信号源装置1可以产生具有900MHz频率的输出信号Sout。因为振荡器10的振荡频率为期望的900MHz的四倍，所以振荡器10的LC槽(tank)的电感值可以为振荡在900MHz的振荡器中的LC槽的电感值的四分之一，因而可以获得更高的电感质量。此外，由于分频器11以及分频器12的存在，可改善信号源装置1的相位噪声。此特性可以由下面的Lesson’s相位噪声模块而导出。

$L\left\{\mathrm{\Delta \omega }\right\}\propto 20\log \left(\frac{{\omega }_0}{2Q_L\mathrm{\Delta \omega }}\right)$方程式(1)

可以看出，当振荡频率w_o以2分频时，信号相位噪声L{Δω}可以减小6dB。其中，上述方程式中的Q_L为常数参数。

请注意，信号源装置1不仅仅限于产生900MHz信号，换言之，振荡器10的振荡频率不仅仅限于3.6GHz，而且，分频器11以及12的分频因子也不仅仅限于2。更进一步说，在另一个实施例中，信号源装置1可以包含仅仅具有适当的分频因子的一个或两个以上的分频器。

图2为根据本发明的分频器11的一个实施例示意图。请参阅图2，分频器11包含二级锁存单元、反相单元22以及电压偏移(voltage-shifting)单元23，其中二级锁存单元即锁存单元20以及锁存单元21。锁存单元20以及锁存单元21大致上为级联结构，如图2所示的锁存单元20的输出端OUT耦接到锁存单元21的输入端IN。而且锁存单元20以及锁存单元21的每一者都接收振荡信号Vn以及振荡信号Vp，在此实施例中，振荡信号Vn以及振荡信号Vp可以分别称之为第一振荡信号以及第二振荡信号。图中标号一致则为相同组件，所以锁存单元20以及锁存单元21的每一者均包含晶体管200、201、202以及203，其中，晶体管200、201、202以及203在电源电压VDD(例如，本实施例中的1.2V)以及接地电压GND间串联耦接。在图2所示的实施例中，晶体管200以及201为P型金属氧半导体(P-type metal oxide semiconductor，PMOS)晶体管，而晶体管202以及203为N型金属氧半导体(N-type metal oxide semiconductor，NMOS)晶体管。PMOS晶体管200的源极端耦接到电源电压VDD，而PMOS晶体管200栅极端(控制端)耦接到输入端IN。PMOS晶体管201的源极端耦接到PMOS晶体管200的漏极端，PMOS晶体管201的漏极耦接到输出端OUT。NMOS晶体管202的漏极端于输出端OUT，耦接到PMOS晶体管201的漏极端。NMOS晶体管203的漏极端耦接到NMOS晶体管202的源极端，NMOS晶体管203的源极端耦接到接地电压GND。而NMOS晶体管203的栅极端(控制端)因此可以接收输入端IN。注意，锁存单元20中的PMOS晶体管201的栅极端以及NMOS晶体管202的栅极端分别接收振荡信号Vn(即第二输入信号)以及振荡信号Vp(即第一输入信号)，以及锁存单元21中的PMOS晶体管201的栅极端以及NMOS晶体管202的栅极端分别接收振荡信号Vp以及振荡信号Vn，其中，上述第一输入信号以及第二输入信号形成一个差分对。反相单元22耦接到锁存单元21的输出端OUT，并且反相单元22包含晶体管22a以及晶体管22b，且晶体管22a以晶体管及22b均耦接到节点N20。反相单元22在节点N20输出分频率信号DS1。电压偏移单元23的第一端耦接到反相单元22以及锁存单元21(锁存单元20以及锁存单元21中的最后一级，也就是所述多个锁存单元中最后一者)的输出端OUT，电压偏移单元23的第二端用于接收振荡信号Vp，并根据振荡信号Vp偏移锁存单元21的输出端OUT(即，锁存单元21的输出端OUT，也就是电压偏移单元23的第一端)的电压电平。请参阅图2，锁存单元20的输入端IN耦接到节点N20，用于接收分频信号DS1，而锁存单元20的输出端OUT耦接到锁存单元21的输入端IN。

若电压偏移单元23没有耦接到反相单元22以及锁存单元21的输出端OUT，当振荡信号Vp为高电平，而振荡信号Vn为低电平时，锁存单元21的PMOS晶体管201以及NMOS晶体管202关闭，而锁存单元21的输出端OUT的电压Vout为浮动(floating)，并具有接近电源电压VDD(1.2V)的高电平。请回到图2所示的实施例，电压偏移单元23耦接到反相单元22以及锁存单元21的输出端OUT，而且振荡信号Vn以及Vp都具有很大的信号摆幅(swing)。此实施例中的振荡信号Vn以及Vp中的每一者的高电平都大于电源电压VDD，例如可以是2.2V。当振荡信号Vp为高电平，而振荡信号Vn为低电平时，锁存单元21的PMOS晶体管201以及NMOS晶体管202关闭，而当振荡信号Vp提到高电平时，锁存单元21的电压Vout提高到超过1.2V。锁存单元21的提高的电压Vout也同时提高了分频信号DS1的振幅。根据方程式(2)，当锁存单元21的电压Vout升高时，分频器11的信号相位噪声L{Δw}降低。因此，对于信号源装置1而言，由于分频器11的降低信号相位噪声，所以可以降低信号源装置1的相位噪声。如方程式(2)所示，其中，L{Δw}为相位噪声，Δw为频率偏移vnoise为噪声电压电平，V_out为输出信号Sout的电压电平。

$L\left\{\mathrm{\Delta w}\right\}\propto 10\log \frac{\overline{{v^2}_{\mathrm{noise}}}}{{\mathrm{Vout}}^2}$方程式(2)

在一个实施例中，电压偏移单元23可以包含一个电容单元。既然电容单元的电压降不会急剧地改变，所以在电容单元的一端的电压电平将会与此电容单元的另一端的电压变化相似，因此可以实现电压偏移的功能，所以在一个实施例中，电压偏移单元23就可以由电容单元23所替代。

图3为根据本发明的分频器11的另一个实施例示意图。请参阅图3，电容单元23包含PMOS晶体管30。PMOS晶体管30的源极端耦接到反相单元22以及锁存单元21的输出端OUT，PMOS晶体管30的漏极端耦接到NMOS晶体管202的源极端，PMOS晶体管30的栅极端用于接收振荡信号Vp。当振荡信号Vp为高电平，而振荡信号Vn为低电平时，锁存单元21的PMOS晶体管201以及NMOS晶体管202关闭，由于馈通(feed-through)效应，锁存单元21的电压Vout可以通过PMOS晶体管30的寄生(parasitic)栅极到源极(gate-to-source)电容(Vgs)而充电到超过1.2V(VDD)。如上所述，当锁存单元21的电压Vout升高时，分频器11的信号相位噪声L{Δw}会降低。对于信号源装置1来说，由于降低了分频器11的相位噪声，所以可以提高信号源装置1的相位噪声。如图3所示，在上述实施例中，晶体管202和晶体管201分别可以称之为第三晶体管以及第二晶体管，而晶体管30可以称之为第一晶体管。而晶体管30的第一端以及第二端耦接到晶体管202的第一端以及第二端。

图4为根据本发明的分频器11的又一个实施例示意图。请参阅图4，电容单元23包含PMOS晶体管40。PMOS晶体管40的源极端以及漏极端耦接到反相单元22以及锁存单元21的输出端OUT，而PMOS晶体管40的栅极端用于接收振荡信号Vp。当振荡信号Vp为高电平而振荡信号Vn为低电平时，锁存单元21的PMOS晶体管201以及NMOS晶体管202关闭，由于馈通效应，锁存单元21的电压Vout可以通过PMOS晶体管30的寄生栅极到源极电容(Vgs)而充电到超过1.2V(VDD)。如上所述，当锁存单元21的电压Vout升高时，分频器11的信号相位噪声L{Δw}会降低。对于信号源装置1来说，由于降低了分频器11的相位噪声所以可以提高信号源装置1的相位噪声。

图5为根据本发明的分频器11的再一个实施例示意图。请参阅图5，电容单元23可以包含电容器50。电容器50的第一端耦接到反相单元22以及锁存单元21的输出端OUT，而电容器50的第二端用于接收振荡信号Vp，即第一输入信号。当振荡信号Vp为高电平而振荡信号Vn为低电平时，锁存单元21的PMOS晶体管201以及NMOS晶体管202关闭，由于馈通效应，而锁存单元21的电压Vout可以通过PMOS晶体管30的寄生栅极到源极电容(Vgs)而充电到超过1.2V(VDD)。如上所述，当锁存单元21的电压Vout升高时，分频器11的信号相位噪声L{Δw}会降低。对于信号源装置1来说，由于降低了分频器11的相位噪声所以可以提高信号源装置1的相位噪声。在图1至图5中的实施例中，由于附加电压偏移单元23而产生的馈通效应，信号源装置1的信号相位噪声可以降低6dB。

根据图1到图5，两个分频器11以及12可以如实施例中所示。产生自振荡器10的具有3.6GHz频率的振荡信号Vn以及Vp，可以通过分频器11而2分频，以产生具有1.8GHz频率的分频信号DS1。然后，具有1.8GHz频率的分频信号DS1可以通过分频器12而2分频，以产生具有900MHz频率的分频信号DS2，以用作具有900MHz频率的输出信号Sout。

图6为900MHz GSM收发信机中的另一个信号源装置的示意图，如图6所示，信号源装置6可以包含振荡器60以及分频器61。振荡器60可以实施与图1中的振荡器10一样的运作。产生自振荡器60的具有3.6GHz频率的差分振荡信号Vn以及振荡信号Vp可以提供给分频器61，经由分频器61可以将输入信号，即振荡信号Vn以及振荡信号Vp进行4分频，以产生具有900MHz频率的输出信号Sout。

请参阅图7，图7为根据本发明的分频器61的一个实施例示意图。分频器61包含四级锁存单元70、71、72以及73，反相单元74，以及电压偏移单元75。锁存单元70、71、72以及73的每一者都具有如图2所示的锁存单元20以及21相同的结构。注意，在锁存单元70以及锁存单元72中的PMOS晶体管201的栅极端以及NMOS晶体管202的栅极端分别接收振荡信号Vn以及振荡信号Vp，而在锁存单元71以及锁存单元73中的PMOS晶体管201的栅极端以及NMOS晶体管202的栅极端分别接收振荡信号Vp以及振荡信号Vn。反相单元74耦接到锁存单元73的输出端OUT，并且反相单元74包含两个晶体管，上述两晶体管均耦接到节点N70。反相单元74在节点N70输出分频信号，以作为信号源装置6的输出信号Sout。电压偏移单元75的第一端耦接到反相单元74以及锁存单元73(锁存单元70-73中最后一级)的输出端OUT以及电压偏移单元75的第二端可用于接收振荡信号Vp，并根据振荡信号Vp，偏移所述锁存单元73的输出端OUT的电压电平。请参考图7，锁存单元70的输入端IN耦接到节点N70，用于接收输出信号Sout，而锁存单元70的输出端OUT因此可以耦接到锁存单元71的输入端IN。

电压偏移单元75可以包含一个电容单元用以实现电压偏移功能，所以电压偏移单元75在一个实施例中可以为电容单元75，如上所述。电容单元75可以包含如图3所示的PMOS晶体管30、如图4所示的PMOS晶体管40、或者如图5所示的电容器50。图8为根据本发明的分频器61的另一个实施例示意图。图9为根据本发明的分频器61的又一个实施例示意图。图10为根据本发明的分频器61的再一个实施例示意图。其中图8-图10所示的分频器61不同之处在于电容单元75的实施方式不同。由于如图8、图9以及图10所示的电容单元75的馈通效应，当振荡信号Vp为高电平而振荡信号Vn为低电平时，锁存单元73的PMOS晶体管201以及NMOS晶体管202关闭，而锁存单元73的电压Vout可以通过PMOS晶体管30的寄生栅极到源极电容(Vgs)而充电到超过1.2V(VDD)。如上所述，当锁存单元73的电压Vout升高时，分频器61的信号相位噪声L{Δw}会降低。对于信号源装置6来说，由于降低了分频器61的相位噪声所以可以提高信号源装置6的相位噪声。

在图1以及图6所示的实施例中，振荡器10以及振荡器60可以使用熟知的结构实现。进一步说，如图1所示的分频器12接收分频信号DS1，然后输出分频信号DS2，以作为输出信号Sout。因此，分频器12可以采用本领域技术人员所熟知的单入单出分频器或本领域已知的其它分频器实现，例如，采用波形可以达到满幅(rail-to-rail)摆幅的单相时钟(True-Single-Phase-Clock，TSPC)分频器实现，因此可以获得好的相位噪声性能以及低的噪声下限(floor)。请参考图2以及图7，锁存单元的结构可以如图2以及图7所示，然本发明不以此为限。上述实施例中的锁存单元的结构可以由本领域的技术人员而设计。

总之，上述实施例中的信号源装置的相位噪声可以通过分频器的分频操作而提高。在锁存单元的输出端，分频器中附加的电压偏移单元可以提高波形的振幅，进一步降低相位噪声以及锁紧(fastening)下拉(pull-down)过渡(transition)。电荷馈通技术可用于提高性能，且同时维持简单的电路结构。当信号源装置应用于GSM发射机时，输出信号就可以符合GSM技术规范。

任何本领域技术人员，在不脱离本发明之精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定范围为准。