减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置

摘要

本发明提供一种在目标层上形成特征的方法。所述特征具有与用作掩模的抗蚀剂层的部分的临界尺寸相比减小三倍或四倍的临界尺寸。在目标层上沉积中间层，且在所述中间层上形成所述抗蚀剂层。在图案化所述抗蚀剂层之后，在所述抗蚀剂层的剩余部分的侧壁上形成第一间隔物，从而掩蔽所述中间层的部分。在所述中间层的所述部分的侧壁上形成第二间隔物。在移除所述中间层的所述部分之后，将所述第二间隔物用作掩模以在所述目标层上形成所述特征。还揭示一种部分制造的集成电路装置。

说明书

优先权主张

本申请案主张2006年11月29日申请的第11/606,613号美国专利申请案“减小半 导体装置的临界尺寸的方法及具有减小的临界尺寸的部分制造的半导体装置” (″METHODS TO REDUCE THE CRITICAL DIMENSION OF SEMICONDUCTOR DEVICES AND PARTIALLY FABRICATED SEMICONDUCTOR DEVICES HAVING REDUCED CRITICAL DIMENSIONS″)的申请日期的权益。

技术领域

本发明的实施例大体上涉及半导体装置制造，且更具体来说涉及减小半导体装置的 临界尺寸(CD)的方法及具有减小的临界尺寸的部分制造的半导体装置。

背景技术

集成电路(IC)设计人员想要通过减小个别特征的大小且减小半导体衬底上的相邻 特征之间的间隔距离来提高IC内的特征的集成度或密度。特征大小的不断减小对形成 所述特征所用的技术(例如光刻)提出了更高要求。这些特征通常是通过材料(例如绝 缘体或导体)中的开口来界定的且通过所述材料彼此隔开。相邻特征中的相同点之间的 距离在此项产业中称为“间距”。举例来说，间距通常测量为特征之间的中心到中心的 距离。因此，间距大约等于特征的宽度与使所述特征与相邻特征分隔的间隔的宽度的总 和。特征的宽度也称为线的CD或最小特征大小(“F”)。CD通常是在IC制造期间使用 给定技术(例如光刻)形成的最小几何特征，例如互连线、触点或沟槽的宽度。因为邻 近于特征的间隔的宽度通常等于特征的宽度，所以特征的间距通常是特征大小的两倍 (2F)。

常规248nm光刻能形成100nm到200nm的最小线宽度。然而，由于减小特征大 小及间距的压力存在，所以已研发出间距加倍技术。第5,328,810号美国专利揭示了一 种使用间隔物或心轴在半导体衬底中形成均匀隔开的沟槽的间距加倍方法。沟槽具有相 等的深度。可扩展层形成于半导体衬底上且被图案化，从而形成宽度为F的条带。将条 带蚀刻，从而产生具有减小的宽度F/2的心轴条带。部分可扩展的纵梁层以共形方式沉 积在心轴条带上，且被蚀刻而在心轴条带的侧壁上形成具有F/2厚度的纵梁条带。心轴 条带被蚀刻，而纵梁条带保留于半导体衬底上。纵梁条带充当一掩模，用以在半导体衬 底中蚀刻具有F/2宽度的沟槽。虽然以上提到的专利中的间距实际上减半，但此间距减 小在此项产业中称为“间距加倍”或“间距倍增”。换言之，间距“倍增”某一因数涉 及将间距减小所述因数。本文中保留此常规术语。

第6,239,008号美国专利揭示了一种间距加倍方法。将光致抗蚀剂图案化在半导体 材料层上。一个光致抗蚀剂结构与一个邻接间隔的尺寸定义为x。将光致抗蚀剂结构修 整为1/2x。将结构之间的间隔增加到3/4x。半导体材料层的暴露部分被蚀刻，从而在 半导体材料层中形成结构。移除光致抗蚀剂结构。将毯覆层沉积在半导体材料层结构上。 蚀刻所述毯覆层以在半导体材料层结构的侧壁上形成间隔物。将第二毯覆层沉积在半导 体材料层结构、间隔物和间隔上，从而在间隔中形成第二组结构。第二毯覆层是与制作 半导体材料层结构所用的材料相似或相同的材料。将半导体材料层结构、间隔物及第二 组结构平坦化。移除间隔物。半导体材料层结构及第二组结构及其之间的间隔具有1/4x 的尺寸。

第6,638,441号美国专利揭示了一种间距三倍方法。将光致抗蚀剂层图案化在衬底 上。在图案上形成一层。蚀刻第一层以使衬底暴露。在图案上形成第二层。蚀刻第二层 以使衬底暴露。移除被图案化的光致抗蚀剂。在第一层及第二层以及衬底上形成第三层。 蚀刻第三层以使衬底暴露。在第一层、第二层及第三层以及衬底上形成第四层。第四层 的材料与第一层的材料相同。蚀刻第四层以使第一层、第二层及第三层暴露。移除第二 层及第三层。第一层及第四层形成一图案，其具有三倍的间距。

193nm光刻能够形成比248nm光刻更小的特征。然而，193nm光致抗蚀剂材料与 248nm光致抗蚀剂材料相比具有增加的线边缘粗糙度(LER)。此外，248nm光致抗蚀 剂材料比193nm光致抗蚀剂材料强硬。

因此，此项技术中需要一种间距减小方法，其能够利用248nm光致抗蚀剂来减小 特征的CD。

附图说明

虽然说明书的结尾是特别指出并清楚地主张被视为本发明的内容的权利要求书，但 在结合附图阅读时，可通过以下对本发明的说明更容易地理解本发明的实施例，图中：

图1说明形成在部分制造的集成电路装置上的目标层上的中间层、抗反射层及抗蚀 剂层的实施例；

图2说明用所要的CD图案化的图1的抗蚀剂层的实施例；

图3说明形成在图2的特征上的第一间隔物层的实施例；

图4说明从图3的第一间隔物层形成的第一间隔物的实施例；

图5说明已移除图2的特征后图4的部分制造的集成电路装置的实施例；

图6说明已移除中间层及抗反射层的若干部分后图5的部分制造的集成电路装置的 实施例；

图7说明已移除第一间隔物及抗反射层后图6的部分制造的集成电路装置的实施 例；

图8说明形成在图7的部分制造的集成电路装置上的第二间隔物层的实施例；

图9说明移除第二间隔物层的若干部分以形成第二间隔物后图8的部分制造的集成 电路装置的实施例；

图10说明已移除中间层的剩余部分后图9的部分制造的集成电路装置的实施例；

图11说明已修整特征后图2的特征的实施例；

图12说明形成在图11的特征上的第一间隔物层的实施例；

图13说明从图12的第一间隔物层形成的第一间隔物的实施例；

图14说明已移除图11的特征后图13的部分制造的集成电路装置的实施例；

图15说明已移除中间层及抗反射层的若干部分后图14的部分制造的集成电路装置 的实施例；

图16说明已移除第一间隔物及抗反射层后图15的部分制造的集成电路装置的实施 例；

图17说明形成在图16的部分制造的集成电路装置上的第二间隔物层的实施例；

图18说明移除第二间隔物层的若干部分以形成第二间隔物后图17的部分制造的集 成电路装置的实施例；及

图19说明已移除中间层的剩余部分后图18的部分制造的集成电路装置的实施例。

具体实施方式

本发明的实施例大体上涉及制造半导体装置。更确切地说，本发明的实施例涉及减 小特征的CD的方法及具有此类减小的部分制造的集成电路装置。

在一个实施例中，一种减小半导体装置特征的CD的方法包含形成目标层，所述目 标层带有具有减小的CD的特征。在目标层上形成中间层。在覆盖于中间层上的抗蚀剂 层中形成图案，所述图案具有可通过常规平版印刷技术印刷的CD。图案的CD可通过 最终形成在目标层中的特征的大小来确定。邻近于抗蚀剂层的剩余部分形成第一间隔物 材料垂直区(第一间隔物)。目标层在第一间隔物之间暴露，且中间层垂直区通过中间 层的剩余部分而形成。第二间隔物材料垂直区(第二间隔物)形成在中间层垂直区旁边。 移除中间层垂直区。形成在目标层上的特征的CD随第一间隔物及第二间隔物的厚度而 变。

本文中描述的方法及部分制造的集成电路装置并不形成制造集成电路的完整工艺 流程。所述工艺流程的剩余部分是所属领域的技术人员已知的。因此，本文中只描述对 于理解本发明的实施例必要的方法及部分制造的集成电路装置。

本文中描述的材料层可通过合适的沉积技术形成，其中包含但不限于旋涂、毯覆式 涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子增强ALD或物理气相沉积 (PVD)。所属领域的技术人员可依据将使用的材料来选择沉积技术。

现在将参照图式，其中全文中相同数字指代相同部分。图式未必是按比例绘制。

在本发明的一个实施例中，可在目标层上形成具有减小的CD且因此具有减小的间 距的特征。特征的CD可为覆盖层(例如抗蚀剂层)上形成的初始图案的CD的三分之 一。图1到图10中说明三倍间距减小方法的实施例。

如图1中所说明，部分制造的集成电路装置100可包含目标层110。可最终在目标 层110中形成具有减小的CD的特征。特征的CD可相对于在上覆的抗蚀剂层140中形 成的图案的CD减小。由于特征的CD减小，所以特征的间距也减小。目标层110可由 与半导体装置制造兼容的材料形成。举例来说，目标层110可为半导体衬底，例如常规 的硅衬底或其它具有半传导材料层的块状衬底。在本文中使用时，术语“块状衬底”不 但包含硅晶片，而且包含绝缘体上硅(“SOI”)衬底、蓝宝石上硅(“SOS”)衬底、基 础半导体基底上的硅的外延层和其它半导体、光电子元件或生物技术材料，例如硅-锗、 锗、砷化镓、氮化镓或磷化铟。

中间层120可形成在目标层110上方。当在目标层110上形成特征时，中间层120 可充当牺牲掩模。中间层120的厚度可取决于牺牲掩模的所要高度。中间层120可由相 对于在部分制造的集成电路装置100上形成的间隔物可选择性蚀刻的材料形成。在本文 中使用时，当一材料显现出比暴露于相同蚀刻化学物质的另一材料的蚀刻速率大至少约 2倍的蚀刻速率时，称所述材料“可选择性蚀刻”。理想情况是，此材料具有比暴露于相 同蚀刻化学物质的另一材料的蚀刻速率大至少约10倍的蚀刻速率。仅举例来说，中间 层120可由透明碳(TC)、无定形碳(AC)或旋涂材料形成。中间层120可通过常规技 术(例如通过CVD或通过旋涂)形成。

抗反射层130可形成在中间层120上方。抗反射材料在此项技术中是已知的，且可 包含(但不限于)：无机材料，例如二氧化硅或氮氧化硅，其是介电抗反射涂层(DARC)； 或有机材料，例如含硅的旋涂硬掩模。抗反射层130可通过常规技术形成。

抗蚀剂层140可形成在抗反射层130之上。抗蚀剂层140可由248nm光致抗蚀剂 材料形成，例如深紫外线(DUV)248nm光致抗蚀剂。248nm光致抗蚀剂材料在此项 技术中是众所周知的，且因此在本文中不作详细描述。可使用其它光致抗蚀剂材料(例 如193nm光致抗蚀剂)来形成抗蚀剂层140。在沉积第一间隔物层150之前，可利用额 外蚀刻来使抗蚀剂层140’的侧壁变平滑。光致抗蚀剂材料可通过常规技术(例如通过旋 涂)来沉积，且通过常规光刻技术来图案化。光致抗蚀剂及光刻技术在此项技术中是众 所周知的，且因此在本文中对光致抗蚀剂材料的选择、沉积及图案化不作详细论述。如 图2中说明，可通过显影和蚀刻光致抗蚀剂材料而在抗蚀剂层140中形成图案。抗蚀剂 层140’的剩余部分可通过开口145隔开。抗蚀剂层140’可具有可使用选定图案化或光刻 技术来实现的最小可印刷CD。或者，抗蚀剂层140’可经受额外蚀刻或修整以实现所要 的CD。抗蚀剂层140中的图案可配合第一间隔物及第二间隔物使用以在目标层110中 形成特征。这些特征可包含但不限于线、沟槽或电装置的其它组件。

图2中展示抗蚀剂层140’在显影和蚀刻光致抗蚀剂材料后剩余的部分。抗蚀剂层 140’的侧壁可具有大致垂直的轮廓。由于248nm光致抗蚀剂材料具有良好的LER，所 以抗蚀剂层140’的侧壁也可相对平滑。由此，当如下所述在侧壁上形成第一间隔物时， 所述大致垂直的轮廓可得以保持。抗蚀剂层140’可具有约为x的宽度或CD，其中x为 可通过常规平版印刷技术印刷的尺寸。由此，x随用于图案化抗蚀剂层140的光刻技术 而变。抗蚀剂层140’的邻近部分之间的间隔(图2中指示为B)可具有约为x的宽度。 如下所述，B可比宽度x宽或比其窄。

如图3中说明，第一间隔物层150可形成在抗反射层130之上及抗蚀剂层140’的侧 壁和顶面上。第一间隔物层150可以共形方式例如通过ALD来沉积。然而，只要第一 间隔物层150以大致共形的方式沉积在所要的厚度处，就可使用其它沉积技术。第一间 隔物层150可由与后续制造动作兼容且相对于抗反射层130、中间层120及目标层110 可选择性蚀刻的材料形成。仅举例来说，第一间隔物层150可由氧化物(例如氧化硅) 或氮化物(例如氮化硅)形成。由于所使用的光致抗蚀剂材料为248nm光致抗蚀剂， 所以抗蚀剂层140’的侧壁可显现出足够低的LER，使得第一间隔物层150可直接施加于 抗蚀剂层140’。然而，可在沉积第一间隔物层150之前使用额外蚀刻来使抗蚀剂层140’ 的侧壁变平滑。第一间隔物层150的厚度可大约等于最终将在目标层110上形成的特征 的CD。举例来说，如果目标层110上的特征将具有约为x/3的CD，则第一间隔物层150 可沉积在等于约x/3的厚度处。

如图4中说明，可在抗蚀剂层140’及抗反射层130的大致水平的表面上移除第一间 隔物层150的部分，但第一间隔物层150可保持在抗蚀剂层140’的大致垂直的表面上。 由此，抗蚀剂层140’的顶面及抗反射层130的若干部分可暴露。这可通过各向异性蚀刻 第一间隔物层150从而形成邻接抗蚀剂层140’的侧壁的第一间隔物150’而实现。可依据 在第一间隔物层150中使用的材料来选择蚀刻剂。举例来说，如果第一间隔物层150由 氧化硅形成，则可利用碳氟化合物化学物质来进行蚀刻。仅举例来说，可使用四氟甲烷 (CF₄)、三氟甲烷(CHF₃)或其它用于选择性地蚀刻氧化硅的常规蚀刻剂来蚀刻第一间 隔物层150。第一间隔物150’可具有与抗蚀剂层140’的侧壁的大致相同的垂直轮廓。第 一间隔物150’可具有约等于x/3的宽度。第一间隔物150’可充当用于随后蚀刻抗反射层 130及中间层120的掩模。

如图5中说明，可相对于第一间隔物150’选择性移除抗蚀剂层140’。换言之，在蚀 刻之后，第一间隔物150’可保留在抗反射层130的表面上。可从第一间隔物150’之间移 除抗蚀剂层140’，从而使抗反射层130的下伏部分暴露。因移除抗蚀剂层140’而形成的 空隙可具有约等于x的宽度。可使用一使用基于氧的等离子的干式蚀刻工艺来选择性蚀 刻抗蚀剂层140’。抗蚀剂层140’的移除可为高度各向异性的，以保留第一间隔物150’ 的垂直轮廓。

接下来，如图6中说明，可移除抗反射层130的暴露部分和中间层120的若干部分。 可蚀刻抗反射层130的暴露部分，例如先前在抗蚀剂层140’下方的部分。随后可将抗反 射层130中的图案转印到中间层120。第一间隔物150’可充当掩模，从而保护抗反射层 130’和中间层120’的下伏部分。抗反射层130和中间层120可使用单个蚀刻化学物质来 蚀刻或可单独蚀刻。可通过常规技术来实现对抗反射层130和中间层120的蚀刻。举例 来说，在由氮氧化硅形成抗反射层130的情况下，尤其可使用等离子蚀刻，其包含碳氟 化合物化学物质，例如CF₄或二氟甲烷(CH₂F₂)，或包含酸，例如氢溴酸(HBr)。当中 间层120由透明碳形成时，可使用利用氮气(N₂)、氧气(O₂)和氢溴酸的等离子蚀刻。 其它可能的等离子化学物质包含O₂和二氧化硫(SO₂)。对抗反射层130的蚀刻可减小 第一间隔物150’的高度。然而，对中间层120的蚀刻可对第一间隔物150’的高度大体上 没有影响。

如图7中说明，可移除第一间隔物150’和抗反射层130’，从而在目标层110上方留 下中间层120’。第一间隔物150’和抗反射层130’可通过常规蚀刻剂来移除。举例来说， 第一间隔物150’和抗反射层130’可通过使用经过缓冲的氢氟酸的湿式蚀刻来蚀刻。或 者，第一间隔物150’和抗反射层130’可通过用于蚀刻抗反射层130’的蚀刻化学物质来移 除。

如图8中说明，可在中间层120’上形成第二间隔物层160。间隔物层160可由与第 一间隔物层150中使用的相同的材料形成。因此，第二间隔物层160可使用与形成间隔 物层150时利用的相同工艺设备形成。以此方式，可减少设备量和伴随的维修。此外， 通过使用相同材料，节省了显影和沉积不同材料的成本。第二间隔物层160可在等于约 x/3的厚度处以共形方式沉积在中间层120’上。通过以共形方式沉积第二间隔物层160 的材料，可将中间层120’的相邻部分之间的间隙从约x减小为约x/3。

如图9中说明，可移除第二间隔物层160的若干部分以形成第二间隔物160’。第二 间隔物层160的大致水平的部分可通过各向异性蚀刻而移除，而第二间隔物层160的大 致垂直的部分可保留，从而形成第二间隔物160’。各向异性蚀刻可使中间层120’的顶面 暴露。第二间隔物160’可具有等于约x/3的宽度。如上文相对于移除第一间隔物层150 的若干部分所论述，可通过常规技术移除第二间隔物层160的大致水平的部分。

如图10中说明，可通过相对于第二间隔物160’及目标层110选择性蚀刻中间层120’ 来移除此层。中间层120’可通过常规技术例如通过利用与用于蚀刻中间层120的相同的 蚀刻化学物质来蚀刻。第二间隔物160’的侧壁可具有大致垂直的轮廓。第二间隔物160’ 可具有约x/3的宽度，且可彼此隔开约x/3的距离。图10还说明抗蚀剂层140’的初始宽 度x及抗蚀剂层140’的相邻部分之间的原始间隔B。因此，可在目标层110上形成具有 抗蚀剂层140’的宽度的约三分之一的宽度的第二间隔物160’。可在邻近的第二间隔物 160’之间实现大约相等的间隔。通过使用第二间隔物160’作为牺牲掩模，可将目标层110 图案化，从而形成具有抗蚀剂层140’的CD的约1/3的CD的特征。目标层110可通过 常规技术来图案化，本文中对此技术不作详细描述。

为了进一步减小形成在目标层上的特征的CD，可使用额外的间隔物蚀刻工艺。举 例来说，可在移除中间层120’后在第二间隔物160’上形成第三(或额外)间隔物。额外 间隔物可具有约等于待形成在目标层110上的特征的CD的厚度。额外间隔物可沉积在 对应于x的分数的厚度处。

目标层110可用于半导体装置，例如动态随机存取存储器(DRAM)、静态随机存 取存储器(SRAM)、铁电存储器(FE)、NAND及NOR快闪存储器、微处理器(例如 带有场效晶体管(FET))，以及平板显示器。举例来说，目标层110可为待被蚀刻以形 成使NAND快闪装置的单元隔离的浅沟槽隔离(STI)结构的晶片衬底。目标层110也 可为传导活性层，例如待图案化到晶体管的栅极中的多晶硅层。目标层110也可为待图 案化成连接不同活性区域的传导线的金属层，例如铝、钨、钛或铜。作为蚀刻目标层110 的补充或替代，可在目标层110上沉积材料，从而填充第二间隔物160’之间的空隙。

任一以上动作均可依据不同层中使用的材料及形成和移除材料时使用的工艺而与 其它动作组合。此外，任一以上动作均可利用多个工艺来实现单个动作。在任一动作之 后，也可发生进一步的上文未描述的处理。额外处理的实例包含离子植入、扩散掺杂、 沉积额外层、干式或湿式蚀刻和化学机械抛光。仅举例来说，在任一动作之后，可使用 蚀刻来使暴露的层的轮廓变窄、变平滑或改善。

通过利用上述方法，可使用248nm光致抗蚀剂材料配合两个或两个以上间隔物蚀 刻工艺在目标层110上形成小型特征。所述特征可具有常规上可用248nm光致抗蚀剂 实现的CD的分数的CD。可使用248nm光刻以属于此技术的限值内的分辨率来图案化 抗蚀剂层140。在此阶段，抗蚀剂层140’的剩余部分可具有比待在目标层110中形成的 特征的CD大的CD。通过使用第一间隔物和第二间隔物作为牺牲掩模，可进行间隔物 蚀刻工艺以形成具有抗蚀剂层140’的部分的CD的三分之一或四分之一的CD的特征。 由此，特征的CD可小于可使用更高级的光刻技术(例如193nm光刻)实现的CD。

可利用上述实施例形成目标层110上的特征的相对于抗蚀剂层140’的蚀刻部分的 CD减小的CD或间距。举例来说，当使用248nm光致抗蚀剂形成抗蚀剂层140’(如图 2中说明)时，x可为约120nm且B可为约120nm，得到约240nm的总间距。在图案 化抗蚀剂层140及进行间隔物蚀刻工艺之后，第二间隔物160’的宽度(如图10中说明) 可为约40nm，且相邻第二间隔物160’之间的距离也可等于约40nm，得到约80nm的 总间距。然而，抗蚀剂层140’的宽度可为从约30nm到约150nm的范围内的任何宽度。 因此，可在目标层110中形成具有从约10nm到约50nm的宽度的特征。

通过调整抗蚀剂层140’的宽度、抗蚀剂层140’的邻近部分之间的间距和沉积的间隔 物层的厚度，可实现CD或间距的额外减小。本发明的实施例也涵盖使特征的CD或最 小间距减小4倍的方法。图11到图19中说明根据本发明的四倍间距减小方法的实施例。 在此实施例中使用相对于先前实施例而言大致类似的材料和处理动作。图11到图19中 说明的实施例与图1到图10中说明的实施例的不同之处尤其在于抗蚀剂层140’的宽度 以及抗蚀剂层140’的邻近部分之间的间隔不同。此外，沉积的间隔物层的厚度不同。

图11说明大致与图2中说明的相同的部分制造的集成电路装置100，区别在于抗蚀 剂层140’的剩余部分具有约3x/4的宽度，且抗蚀剂层140’的邻近部分之间的间隔为约 5x/4。抗蚀剂层140可如此项技术中已知而沉积和图案化以形成此间隔。仅举例来说， 抗蚀剂层140可被图案化，使得抗蚀剂层140’的部分具有约x的宽度，且抗蚀剂层140’ 的邻近部分之间的间隔为约x。抗蚀剂层140’的所述部分可进一步被蚀刻或修整，以具 有约3x/4的宽度，这使抗蚀剂层140’的邻近部分之间的间隔增加到约5x/4。

图12说明可在抗蚀剂层140’和抗反射层130上形成第一间隔物层150。第一间隔物 层150可以共形方式沉积在约x/4的厚度处。如前所述，第一间隔物层150的厚度可对 应于待形成在目标层110上的特征的CD。第一间隔物层150可通过ALD沉积。

图13说明例如通过各向异性蚀刻从抗蚀剂层140’和抗反射层130的大致水平的表 面上移除第一间隔物层150。第一间隔物材料150可保留在抗蚀剂层140’的大致垂直的 表面上，从而形成第一间隔物150’。第一间隔物150’可具有等于约x/4的厚度，且抗蚀 剂层140’的邻近部分之间的间隔可减小到约3x/4。图14说明可移除抗蚀剂层140’，从 而在抗反射层130之上留下第一间隔物150’。邻近的第一间隔物150’之间的间隔可为约 3x/4。图15说明可使用第一间隔物150’作为掩模来移除抗反射层130和中间层120的若 干部分。由此，可在此蚀刻期间保护抗反射层130’和中间层120’的在第一间隔物150’ 下方的部分。图16说明可移除第一间隔物150’和抗反射层130’，从而在目标层110的 表面上留下中间层120’。中间层120’可具有约x/4的宽度，且中间层120’的邻近部分之 间的距离可为约3x/4。

图17说明可在中间层120’的若干部分上形成第二间隔物层160。第二间隔物层160 可例如通过ALD在约x/4的厚度处以共形方式沉积。

图18说明可移除第二间隔物层160的大致水平的部分，从而暴露中间层120’的顶 面和目标层110的若干部分。第二间隔物层160的剩余部分可形成第二间隔物160’。如 图19中说明，可移除中间层120’。第二间隔物160’可具有约x/4的宽度，且可与邻近 的第二间隔物160’隔开约x/4的距离。邻近的第二间隔物160’之间的间隔可使得具有抗 蚀剂层140’的CD的四分之一的CD的特征能在目标层110上形成。通过使用第二间隔 物160’作为掩模，可图案化目标层110，从而形成具有所要的四倍间距减小的特征。

使用四倍减小的此实施例，当图11中说明的抗蚀剂层140’具有约90nm(3x/4＝90 nm)的宽度及约150nm(5x/4＝150nm)的宽度B(例如以248nm光致抗蚀剂形成) 时，第二间隔物160’的所得宽度可为约30nm，且邻近的第二间隔物160’之间的距离也 可等于约30nm。因此，使用四倍减小的实施例，可形成具有抗蚀剂层140’的CD的约 四分之一的CD的特征。

因此，可利用本发明的实施例在目标层110中形成具有抗蚀剂层140’的宽度的CD 的约三分之一或四分之一的CD的特征。由此，可在目标层110中形成具有小于约50nm 的CD的特征。对使用本发明的实施例形成的特征的最终CD及最终间距不存在下限。 举例来说，由于第一间隔物层150和第二间隔物层160的厚度可通过ALD来精确控制， 所以可精确地控制目标层110中形成的特征的CD。

虽然已参看特定实施例描述了本发明，但本发明不限于所描述的这些实施例。相反， 本发明仅受随附权利要求书的限制，随附权利要求书在其范围内包含根据所描述的本发 明的原理操作的所有等效方法、工艺、装置和系统。

权利要求书(按照条约第19条的修改)

1.一种在目标层上形成特征的方法，其包括：

在目标层上形成中间层；

在位于所述中间层上方的抗蚀剂层中形成开口；

在所述抗蚀剂层的部分的侧壁上形成第一组间隔物；

使所述目标层的除被所述第一组间隔物掩蔽的部分以外的部分暴露；

移除所述第一组间隔物以使所述中间层的下伏部分暴露；

在所述中间层的所述暴露的部分的侧壁上形成第二组间隔物；

移除所述中间层的所述部分；及

在所述目标层的暴露的部分中形成特征。

2.根据权利要求1所述的方法，其中在所述目标层的暴露的部分中形成特征包括形成 具有比所述抗蚀剂层中的所述开口的临界尺寸小的临界尺寸的所述特征。

3.根据权利要求1所述的方法，其中在抗蚀剂层中形成开口包括形成具有x的临界尺 寸的所述开口，且产生所述抗蚀剂层的具有x的临界尺寸的部分。

4.根据权利要求3所述的方法，其中在所述目标层的暴露的部分中形成特征包括形成 具有等于约x/3的临界尺寸的特征。

5.根据权利要求1所述的方法，其中在抗蚀剂层中形成开口包括形成具有5x/4的临 界尺寸的所述开口，且产生所述抗蚀剂层的具有3x/4的临界尺寸的部分。

6.根据权利要求1所述的方法，其中在所述目标层的暴露的部分中形成特征包括形成 具有等于约x/4的临界尺寸的特征。

7.根据权利要求1所述的方法，其中形成第一组间隔物包括在约等于待在所述目标层 上形成的特征的临界尺寸的厚度处沉积间隔物材料。

8.根据权利要求1所述的方法，其中形成第一组间隔物或形成第二组间隔物包括用氧 化硅或氮化硅形成所述第一组间隔物或所述第二组间隔物。

9.根据权利要求1所述的方法，其中形成第一组间隔物包括在所述抗蚀剂层的剩余部 分上以共形方式沉积间隔物材料。

10.根据权利要求1所述的方法，其中使所述目标层的除被所述第一组间隔物掩蔽的区 以外的部分暴露包括蚀刻所述抗蚀剂层的在所述第一组间隔物之间的剩余部分和 蚀刻所述中间层的下伏部分。

11.根据权利要求1所述的方法，其中移除所述第一组间隔物以使所述中间层的下伏部 分暴露包括移除所述第一组间隔物。

12.根据权利要求1所述的方法，其进一步包括在所述抗蚀剂层与所述中间层之间形成 抗反射层。

13.根据权利要求1所述的方法，其中形成第一组间隔物包括在所述抗蚀剂层的剩余部 分的侧壁上形成大致垂直的间隔物。

14.根据权利要求1所述的方法，其进一步包括在使所述目标层的所述部分暴露之前移 除所述抗蚀剂层的剩余部分。

15.根据权利要求1所述的方法，其进一步包括在使所述中间层的部分暴露之前移除所 述第一组间隔物。

16.根据权利要求1所述的方法，其中形成第二组间隔物包括用与所述第一组间隔物相 同的材料形成所述第二组间隔物。

17.根据权利要求1所述的方法，其中在所述目标层的暴露的部分中形成特征包括形成 具有约等于所述第一组间隔物的厚度的临界尺寸的所述特征。

18.一种部分制造的集成电路装置，其包括：

目标层；

位于且形成于所述目标层上的中间层的大致垂直的区段；及

形成在所述目标层上的间隔物，所述间隔物具有最小宽度的三分之一或四分之一 的宽度，所述间隔物与相邻间隔物隔开等于所述间隔物的所述宽度的距离，所述间 隔物的一部分通过空隙及所述中间层的所述大致垂直的区段与相邻间隔物隔开，剩 余间隔物通过所述中间层的所述大致垂直的区段与相邻间隔物隔开。