用于电荷转移单元的驱动电路和方法以及电荷转移系统

摘要

一种将两个或更多驱动电压施加到电荷转移单元的驱动电路包括：至少一个电流镜像电路，其接收参考电流，并输出预定电流；至少一个切换电路，其切换从所述至少一个电流镜像电路输出的电流，以将多个驱动电压施加到电荷转移单元；以及至少一个时间常量电路，其在通过切换电路进行切换时，对参考电流给出预定时间常量。

说明书

对相关申请的交叉引用

本发明包含与在2006年2月16日在日本专利局提交的日本专利申请JP2006-038795相关的主题，通过引用而将其全部内容合并于此。

技术领域

本发明涉及驱动例如电荷耦合器件(CCD)的电容性负载的电路、设备和系统。更具体地，本发明涉及用于电荷转移(charge transfer)器件的驱动电路和驱动方法、以及电荷转移系统，其能够减小施加的两个或更多驱动电压之间的干扰。

背景技术

近年来，存在增长的这样的请求：与电视(TV)制式无关地以较高的速度拾取图像，以减慢在其中安装有CCD的摄像机中的回放速度。另外，其中安装有CCD的数码相机具有这样的问题：随着像素数目的增大，转移速度减小。结果，期望提供高速成像器(imager)。

图12A示出了相关技术中的CCD成像设备的结构的例子，而图12B图解了如何驱动该CCD成像设备。图12A示出了使用行间转移(IT)CCD的成像设备30的主要部分的结构的例子。图12A中的成像设备30包括多个光传感器31，它们是以阵列形式排列的像素。成像设备30还包括用于光传感器31的每一列的多个CCD垂直转移寄存器33、以及连接到垂直转移寄存器33的底部的CCD水平转移寄存器34。输出单元36连接在水平转移寄存器34的下游(downstream)。

在垂直转移寄存器33中，为每一个光传感器31提供两个垂直转移电极。通过使用四相垂直驱动脉冲φV1、φV2、φV3、以及φV4，而垂直地转移并驱动信号电荷。具体地，将垂直驱动脉冲φV1、φV2、φV3、以及φV4分别施加到四个垂直转移电极32(321、322、323、以及324)。垂直转移电极321和323被布置在与光传感器31相对应的位置。底部的光传感器31与被施加了垂直驱动脉冲φV1的垂直转移电极321相对应。

垂直转移寄存器33经由与被施加了垂直驱动脉冲φV1至φV4的底部中的一位(bit)相对应的垂直转移电极321至324，连接到水平转移寄存器34。垂直转移电极321至324水平地延伸，以便在垂直转移寄存器33之间被共享。

在水平转移寄存器34中，为每一个垂直转移寄存器33提供两个水平转移电极35(351和352)。通过使用二相水平转移脉冲φH1以及φH2，水平地转移并驱动信号电荷。

在成像设备30中，光传感器31检测光，对检测的光执行光电转换，并累积与检测的光的量相对应的信号电荷。在垂直消隐间隔期间，将光传感器31中的信号电荷从光传感器31读出到垂直转移寄存器33，并且随后，在水平消隐间隔期间，垂直地转移用于每一个水平线的信号电荷(下文中称为“垂直线移位”)，以将信号电荷转移到水平转移寄存器34。在水平扫描周期期间，水平地转移被转移到水平转移寄存器34的信号电荷，并通过输出单元36而将其输出。

在相关技术中的CCD中的垂直线移位(vertical line shift)中，在TV制式中的水平消隐间隔Hb期间，通过使用垂直驱动脉冲φV1至φV4来转移并驱动信号电荷。图12B示出了垂直线移位中的驱动定时。如图12B所示，在垂直线移位中，例如，在水平消隐间隔Hb期间，通过使用四相垂直驱动脉冲φV1至φV4，将在与垂直驱动脉冲φV2和φV3相对应的垂直转移电极322和323中保持的信号电荷垂直地移位到水平转移寄存器34。

具体地，在要施加到垂直转移电极324的垂直驱动脉冲φV4的下降沿，在水平转移寄存器34中，将信号电荷转移到被施加了水平驱动脉冲φH1的水平转移电极351。尽管未示出，但在垂直线移位中，使要在水平消隐间隔Hb期间施加到垂直转移电极321至324的垂直驱动脉冲φV1至φV4的上升与下降沿的斜率ΔV/ΔT(ΔV表示电压，而ΔT表示时间)(即，瞬时速度(ΔV/ΔT))等于要在垂直消隐间隔期间施加到垂直转移电极321至324的垂直驱动脉冲φV1至φV4的瞬时速度(ΔV/ΔT)。图12B示出了具有与时间轴垂直的上升和下降沿的矩形驱动脉冲。

例如，在CCD摄像机中的相机抖动的校正中、或在用于广播服务的帧行间转移(FIT)CCD中，在垂直消隐间隔期间，有必要执行高速垂直转移。

例如，在日本未审查专利申请公开第2000-138943号中，公开了在CCD成像器中、通过在水平消隐间隔期间使用四相垂直驱动脉冲而执行的垂直线移位。

发明内容

在相关技术中的CCD中，如上所述，通过具有相同特性的垂直扫描驱动电路(即，垂直驱动器)来驱动垂直线移位和高速垂直转移。通常，在垂直线移位和高速垂直转移中，使用高速互补金属氧化物半导体(CMOS)垂直驱动器。因而，在水平扫描周期期间执行垂直转移可能产生由于在施加垂直驱动脉冲φV1至φV4的瞬间的CCD中的串扰而引起的噪声。

换句话说，由于驱动波形的上升和下降沿处的瞬时速度较高，即，在水平扫描周期期间的垂直转移中，垂直驱动脉冲φV1至φV4的上升和下降沿的斜率ΔV/ΔT很陡，所以，在来自CCD的输出信号中产生了串扰噪声，由此，在图像中产生了垂直条纹噪声。

现在，将通过参照图13而详细地描述由于具有较高瞬时速度的驱动波形而造成的图像质量的恶化(噪声的出现)。图13示出了相关技术中的CCD和垂直驱动器的等效电路。

参照图13，垂直驱动器40通过输出端子404，将施加到端子401和402的恒定电压V1和V2中的任一个提供到CCD 60，作为输出电压Vout。例如，将电压V1设置为较高的电平，而将电压V2设置为较低的电平。

在垂直驱动器40中，通过输入端子403而输入控制信号Din，并且，根据控制信号Din的电平，从电平移位器电路(L/S)42或43输出用于导通切换器44或45的控制信号Vg1或Vg2。在切换器44导通时，正常操作条件下的输出电压Vout等于电压V1，而在切换器45导通时，正常操作条件下的输出电压Vout等于电压V2。

通过使用从垂直驱动器40提供的输出电压Vout，经由电极601而驱动CCD 60，并且，还经由电极602，通过另一个垂直或水平驱动器(下文中称为驱动器70)来驱动CCD 60。在图13的CCD 60中，附图字符和标号R61表示CCD基板的等效电阻器，附图字符和标号C62和C63表示电极和CCD基板之间的等效电容器，而附图字符和标号C64表示电极之间的等效电容器。CCD60是从垂直驱动器40看去的电容性负载。

在图13中示出的等效电路中，例如，在输出电压Vout从0增大到电压V1(电压V)时，计算输出电压Vout的阶跃响应。图14A示出了用于产生输出电压Vout的阶跃响应的等效电路。图14B示出了从图14A中的等效电路输出的响应波形的例子。参照图14A，附图字符和标号R44表示切换器44的等效电阻器(等效阻抗)。

在图14A中示出的等效电路中，根据公式(1)而计算输出电压Vout的阶跃响应。在时刻t＝0，根据公式(2)而计算输出电压Vout的阶跃响应。

输出电压Vout(t)＝V·[1-(R44/(R44+R61))·exp(-t/(C62(R44+R61)))]  (1)

输出电压Vout(0)＝V·(R61/(R61+R44))                              (2)

图14B示出了在R61＝R44时、以及在R61＝0时的输出电压Vout的响应波形。如图14B所示，如果CCD基板的等效电阻器R61不等于0(通常不等于0)，则在时刻t＝0，输出电压Vout急剧升高。

在CCD 60中，与将公式(1)中示出的电压施加到电极601同时地，将具有与输出电压Vout的响应波形不同的响应波形的驱动电压施加到电极602。作为电极601和602之间的耦合电容的等效电容器C64、以及驱动器70的输出阻抗形成差分电路，并且，输出电压Vout具有对电极602的影响(与电极602的干扰)。当输出电压Vout在时刻t＝0急剧升高时，此影响变得显著。

另外，如果CCD基板的等效电阻器R61的阻抗不等于0(通常不等于0)，则根据公式(3)计算在端子603处测定的电压V₆₀₃(t)。在时刻t＝0，电压V₆₀₃(t)经由电容器C63而也具有对电极602的影响(与电极602的干扰)。根据公式(4)计算时间常量τ₆₀₃。

V₆₀₃(t)＝V·(R61/(R44+R61))·exp(-t/(C62(R44+R61)))    (3)

τ₆₀₃＝C62(R44+R61)                                    (4)

公式(3)显示出：电压V₆₀₃(t)的阶跃响应在时刻t＝0急剧地升高与V·(R61/(R44+R61))相对应的量，并具有在时间常量等于(C62(R44+R61))处收敛的波形。

如上所述，施加到一个电极的驱动电压与施加到另一个电极的驱动电压的瞬时变化的干扰可引起图像质量的恶化，如串扰噪声。因而，在相关技术中，在水平消隐间隔中(不是在水平扫描周期中)执行垂直驱动(垂直转移)，以便防止图像质量的恶化，由此，阻止CCD中的转移速度的增大。

由于CCD中的电极之间的等效电容很大程度上取决于像素的数目、所使用的工艺、以及/或者布局，所以，相关技术中为特定CCD而优化的、从垂直驱动器输出的驱动电压的瞬时特性对于其它CCD来说不一定也是优化的。由此，期望提供取决于CCD而易于控制驱动电压的瞬时特性的方法。

期望提供具有施加到例如CCD的电容性负载的两个或更多驱动电压之间的减小的干扰的驱动电路和驱动方法。还期望提供电荷转移系统，其中，将这样的驱动电路应用于固态成像器件，如CCD。

根据本发明的实施例，将两个或更多驱动电压施加到电荷转移单元的驱动电路包括：至少一个电流镜像电路，其接收参考电流，并输出预定电流；至少一个切换电路，其切换从所述至少一个电流镜像电路输出的电流，以将多个驱动电压施加到电荷转移单元；以及至少一个时间常量电路，其在通过切换电路进行切换时，对参考电流给出预定时间常量。

该驱动电路采用这样的驱动方法：其中，从参考电源接收参考电流，并通过电流镜像电路输出电流，以将两个或更多驱动电压施加到例如CCD的负载。根据预定时间常量的电流的慢切换可减小驱动电压的瞬时速度，以减小驱动电压之间的干扰。

例如，公式(3)表示在使用具有阶跃(step)电压波形的电压Vout来驱动电荷转移单元时，图13中的端子603处的响应。不通过阶跃驱动、而是利用比时间常量(C62(R44+R61))充分大的时间常量来驱动电荷转移单元消除了具有较陡斜率的任何响应，由此减小了干扰。

在将驱动电路施加到电荷转移单元时，提供在垂直电荷转移单元和水平电荷转移单元之间暂时存储电荷的缓冲单元可实现这样的垂直电荷转移：其中，即使在水平电荷转移单元中的电荷转移周期期间，也在垂直电荷转移单元中阻止驱动电压之间的干扰。根据本发明，有可能减小施加到例如CCD的电容性负载的两个或更多驱动电压之间的干扰。另外，根据本发明，有可能即使在水平扫描周期中执行垂直驱动(垂直转移)以增大系统中的处理速度时，也能防止图像质量的恶化。

附图说明

图1示出了根据本发明的实施例的成像设备的结构的例子；

图2是示出根据本发明实施例的成像设备中的驱动电压波形的例子的时序图；

图3示出了包括作为根据本发明实施例的驱动电路的双电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图4示出了时间常量电路(time constant circuit)的例子；

图5示出了包括作为根据本发明实施例的驱动电路的三电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图6示出了包括作为根据本发明的另一个实施例的驱动电路的双电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图7示出了包括作为根据本发明的另一个实施例的驱动电路的三电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图8示出了包括作为根据本发明的另一个实施例的驱动电路的双电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图9示出了包括作为根据本发明的另一个实施例的驱动电路的三电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图10示出了衬底控制电路(bulk control circuit)的例子；

图11示出了包括作为根据本发明的另一个实施例的驱动电路的双电压输出垂直驱动器的等效电路、以及由该垂直驱动器驱动的CCD的例子；

图12A示出了相关技术中的CCD成像设备的结构的例子，而图12B图解了如何驱动该CCD成像设备；

图13示出了相关技术中的CCD和垂直驱动器的等效电路；以及

图14A示出了相关技术中用于产生来自垂直驱动器的输出电压的阶跃响应(step response)的等效电路，而图14B示出了从图14A中的等效电路输出的响应波形的例子。

具体实施方式

现在，将通过参照附图来描述本发明的实施例。

成像设备的结构

图1示出了根据本发明的实施例的成像设备的结构的例子。图1中示出了使用IT CCD的成像设备的主要部分。

参照图1，根据本发明的实施例的成像设备10包括多个光传感器11，它们是以阵列形式排列的像素。成像设备10还包括用于光传感器11的每一列的多个CCD垂直转移寄存器13、以及连接到垂直转移寄存器13的底部的CCD水平转移寄存器14。输出单元16和相关双采样(CDS)电路17连接在水平转移寄存器14的下游。CDS电路17连接到输出端子tout。

在垂直转移寄存器13中，为每一个光传感器11提供两个垂直转移电极。通过使用四相垂直驱动脉冲φV1、φV2、φV3、以及φV4，而垂直地转移并驱动信号电荷。具体地，将垂直驱动脉冲φV1、φV2、φV3、以及φV4分别施加到四个垂直转移电极12(121、122、123、以及124)。垂直转移电极121和123被布置在与光传感器11相对应的位置。底部的光传感器11与被施加了垂直驱动脉冲φV3的垂直转移电极123相对应。

垂直转移寄存器13经由存储门(gate)单元STG和保持门单元HLG，而连接到水平转移寄存器14。存储门单元STG是在底部的垂直转移电极124(被施加了垂直驱动脉冲φV4的垂直转移电极)的下游提供的缓冲单元。垂直转移电极121至124、存储门单元STG中的转移电极21、以及保持门单元HLG中的转移电极22水平地延伸，以便在垂直转移寄存器13之间被共享。

在水平转移寄存器14中，为每一个垂直转移寄存器13提供两个水平转移电极15(151和152)。通过使用二相水平转移脉冲φH1以及φH2，而水平地转移并驱动信号电荷。

根据本发明的实施例，在水平扫描周期Hs期间，执行垂直转移寄存器13中的信号电荷的垂直转移，即垂直线移位，以缩短水平消隐间隔Hb。因而，如上所述，在包括跨越垂直转移寄存器13的底部垂直转移电极124的转移部分(transfer section)和水平转移寄存器14之间提供存储门单元STG和保持门单元HLG。

在垂直线移位中，将四相垂直驱动脉冲φV1至φV4施加到垂直转移电极121至124，并将存储门电压φVSTG和保持门电压φVHLG分别施加到存储门单元STG和保持门单元HLG。

图2是示出成像设备10中的驱动电压的波形的例子的时序图。根据本发明的实施例，为了水平扫描周期Hs期间执行垂直线移位，要消除由成像设备10中的转移部分中的垂直驱动脉冲φV1至φV4的时钟波形的上升和下降沿产生的任何串扰(crosstalk)噪声的影响。垂直驱动脉冲φV1至φV4的时钟波形的上升和下降沿被称为瞬变(transient)。在本发明的此实施例中，如图2中的(a)所示，通过减小垂直线移位中的垂直驱动脉冲φV1至φV4的上升和下降沿的斜率ΔV/ΔT(ΔV表示脉冲电压，而ΔT表示时间)，即通过减小瞬时速度，而实现对此影响的消除。

将瞬时速度ΔV/ΔT减小到可通过CDS电路17消除在施加垂直驱动脉冲φV1至φV4时产生的串扰噪声的水平。将在下面详细地描述减小垂直驱动脉冲φV1至φV4的瞬时速度ΔV/ΔT的方法。

在根据本发明的实施例的成像设备中，减小垂直驱动脉冲的瞬时速度ΔV/ΔT允许同时执行垂直驱动(图2中的(a)至(d))和水平驱动(图2中的(g)至(h))，以增大CCD中的电荷转移速度。

使用垂直驱动脉冲φV1至φV4的较慢瞬时速度ΔV/ΔT的实验显示出：如果瞬时速度ΔV/ΔT低于或等于50mV/nsec(不包括0)，则通过CDS电路17而消除了在垂直线移位中产生的串扰噪声，并且因此，即使在水平扫描周期Hs期间执行垂直线移位时，也消除了来自例如CCD的固态成像器件的输出上的图像噪声(垂直条纹)的影响。换句话说，由于在瞬时速度ΔV/ΔT低于或等于50mV/nsec(不包括0)时、由垂直驱动脉冲产生的串扰噪声不具有较高的频率分量，所以，可通过CDS电路17而充分地消除该串扰噪声。

为了比较，相关技术中的垂直线移位中的垂直驱动脉冲的瞬时速度ΔV/ΔT约为1V/nsec。由于由这样的垂直驱动脉冲产生的串扰噪声具有较高的频率分量，所以，不可能通过CDS电路消除该串扰噪声。

现在，将描述驱动成像设备10的方法。在成像设备10中，光传感器11检测光，对检测到的光执行光电转换，并累积与检测到的光的量相对应的信号电荷。在垂直消隐间隔期间，将光传感器11中的信号电荷从光传感器11读出到垂直转移寄存器13，并且随后，在垂直线移位中，垂直地转移用于每一个水平线(horizontal line)的信号电荷。将与底部的光传感器11相对应的信号电荷转移到垂直转移寄存器13和水平转移寄存器14之间的存储门单元STG。

在水平消隐间隔Hb期间，将转移到存储门单元STG的信号电荷经由保持门单元HLG而转移到水平转移寄存器14。在水平扫描周期Hs期间，水平地转移被转移到水平转移寄存器14的信号电荷，并将其通过输出单元16和CDS电路17而从输出端子tout输出。

在水平扫描周期Hs期间执行上述垂直线移位，其中，在水平扫描周期Hs期间，水平地转移水平转移寄存器14中的信号电荷，以将该信号电荷转移到存储门单元STG。由于存储门电压φVSTG和保持门电压φVHLG的缘故、足以将信号电荷从存储门单元STG转移到水平转移寄存器14，因此，与相关技术相比而减小了水平消隐间隔Hb。

由于在垂直线移位中施加的垂直驱动脉冲φV1至φV4的瞬时速度ΔV/ΔT低，所以，在垂直线移位中产生的串扰噪声具有较低的频率分量，并且因此，如上所述，可通过CDS电路17来消除该串扰噪声。

双电压输出垂直驱动器和垂直电极的等效电路

现在，将通过使用等效电路来描述实现具有较低瞬时速度ΔV/ΔT的双电压输出垂直驱动器的方法。

图3示出了包括作为根据本发明实施例的驱动电路的垂直驱动器50a的等效电路、以及由该垂直驱动器50a驱动的CCD 60的例子。例如，垂直驱动器50a生成图1中示出的垂直驱动脉冲φV1至φV4。CCD 60包括分别被施加垂直驱动脉冲φV1至φV4的垂直转移电极121至124。尽管为了简化而在图3的等效电路中，垂直驱动器50a仅生成一个垂直驱动脉冲(输出电压Vout)，但实际上，通过多个驱动器(包括驱动器70)来驱动CCD 60。

双电压输出垂直驱动器的结构

根据本发明的实施例的垂直驱动器50a包括参考电源530和531、电流镜像电路CM0和CM1、切换器(switch)570至573、时间常量电路540和541、电平移位器520和521、以及逻辑电路51。电流镜像电路CM0包括晶体管580和581，而电流镜像电路CM1包括晶体管582和583，切换器570至573用来缓慢地切换电流。电平移位器520和521用来生成用于所述切换器的通-断电压。

双电压输出垂直驱动器中的切换控制

如图3所示，在根据本发明的实施例的垂直驱动器50a中，通过输入端子503输入输入信号Din。输入端子503连接到逻辑电路51和电平移位器520的输入端子。逻辑电路51的输出端子连接到电平移位器521的输入端子。

逻辑电路51是反相器，并输出该输入信号的反相信号。电平移位器520和521各自将输入信号转换为其中切换器可被导通和关断、并输出非反相信号和反相信号的电平。将来自电平移位器520的非反相信号提供到切换器570和574的栅极，并将来自电平移位器520的反相信号提供到切换器571的栅极。将来自电平移位器521的非反相信号提供到切换器572和575的栅极，并将来自电平移位器521的反相信号提供到切换器573的栅极。

当输入信号Din为高(下文中称为“H”)电平时，由于上述电路配置，切换器570、574、以及573导通，而切换器571、575、以及572关断。当输入信号Din为低(下文中称为“L”)电平时，由于上述电路配置，切换器570、574、以及573关断，而切换器571、575、以及572导通。

在如图3中示出的根据本发明的实施例的垂直驱动器50a中，参考电源530连接到切换器574的一端，而参考电源531连接到切换器575的一端。切换器574的另一端连接到时间常量电路540的输入侧，并且，切换器575的另一端连接到时间常量电路541的输入侧。时间常量电路540和541的输出侧分别连接到电流镜像电路CM0和CM1的输入侧。通过垂直驱动器50a的输出端子504，将来自电流镜像电路CM0和CM1的输出提供到CCD 60，作为信号Vout。

时间常量电路

如图4所示，时间常量电路540和541是电阻器-电容器(RC)电路。在时间常量电路540和541的每个中，电阻器R50被连接在输入端子和输出端子之间，而电容器C50被连接在输出端子和地之间。根据公式(5)，计算来自时间常量电路540和541的每个的阶跃响应Vs(t)，其中，“Vi”表示输入电压。通过公式(6)来表示时间常量τ。

本发明的目的在于，选择公式(4)中示出的时间常量τ₆₀₃和公式(6)中示出的时间常量τ之间的关系、以便满足表达式(7)，从而减小驱动电压之间的干扰。

Vs(t)＝Vi·[1-exp(-t/(R50·C50))]    (5)

τ＝R50·C50                         (6)

τ603＜τ                            (7)

电阻器R50和电容器C50可分别为寄生电阻器和寄生电容器。

具有切换器的电流镜像电路

在根据本发明的实施例的垂直驱动器50a中，如图3所示，一对P型晶体管580和581形成电流镜像电路CM0，而一对N型晶体管582和583形成电流镜像电路CM1。P型晶体管580和581的源极和衬底(bulk)连接到端子501，以接收电压V1。N型晶体管582和583的源极和衬底连接到端子502，以接收电压V2。

电流镜像电路CM0的输入端子CM01连接到晶体管580的漏极和栅极、以及切换器570的一端，而电流镜像电路CM1的输入端子CM11连接到晶体管582的漏极和栅极以及切换器572的一端。切换器570的另一端连接到晶体管581的栅极以及切换器571的一端，而切换器572的另一端连接到晶体管583的栅极以及切换器573的一端。切换器571的另一端连接到垂直驱动器50a的端子501，以接收电压V1，并且，切换器573的另一端连接到垂直驱动器50a的端子502，以接收电压V2。

通过垂直驱动器50a的端子504输出来自晶体管581和583的漏极的输出(其也是来自电流镜像电路CM0和CM1的输出)，作为信号Vout。

双电压输出垂直驱动器的操作

在输出电压V1时

在上述连接配置中，当通过垂直驱动器50a的输入端子503而提供的信号Din从“L”电平切换到“H”电平时，切换器574、570、以及573导通，而切换器571、575、以及572关断，并且，来自参考电源530的电流通过时间常量电路540而缓慢地流入电流镜像电路CM0。在电压Vout低于晶体管580和581的过驱动电压(overdrive voltage)(其低于电压V1)的饱和区域中，通过垂直驱动器50a的输出端子504，缓慢地输出根据P型晶体管580和581之间的尺寸比而从电压V1镜像的电流，作为信号Vout。

通过从晶体管的栅极电压减去晶体管的阈值，给出该过驱动电压。

将信号Vout提供到CCD 60的输入端子601。由于电容器C62的电容性负载通常比CCD 60的输入端子601的阻抗更具有支配作用，所以，从垂直驱动器50a提供的电流Iout产生：根据公式(8)的基于时间的、具有通过将电流Iout除以电容器C62的电容性负载而给出的斜率的电压Vout。

Vout(t)＝(Iout/C62)·t    (8)

通过经由具有根据公式(7)的时间常量τ的时间常量电路540，而减小电流Iout的斜率。电压Vout的瞬时速度的减小允许在将两个或更多驱动电压施加到例如CCD的负载时，减小驱动电压之间的干扰。

在电压Vout高于晶体管580和581的过驱动电压的三极管区域中，由于晶体管的电导线性地减小，并且因此，输出电流减小，所以，最终的电压Vout收敛于电压V1。此时，不从电流镜像电路CM1输出电流。

在输出电压V2时

当通过垂直驱动器50a的输入端子503而提供的信号Din从“H”电平切换到“L”电平时，切换器571、575、以及572导通，而切换器574、570、以及573关断，并且，来自参考电源531的电流通过时间常量电路541而缓慢地流入电流镜像电路CM1。在电压Vout高于晶体管582和583的过驱动电压(其高于电压V2)的饱和区域中，从垂直驱动器50a的输出端子504缓慢地输出根据N型晶体管582和583之间的尺寸比而从电压V2镜像的电流，作为信号Vout。

由于高于电压V2的输出电压Vout的瞬时速度减小，所以，有可能减小在将两个或更多驱动电压施加到例如CCD的负载时的驱动电压之间的干扰。

在电压Vout低于晶体管582和583的过驱动电压的三极管区域中，由于晶体管的电导线性地减小，并且因此，输出电流减小，所以，最终的电压Vout收敛于电压V2。

此时，不从电流镜像电路CM0输出电流。在根据本发明的实施例的成像设备中，即使在除了水平扫描周期之外的周期期间执行垂直驱动(垂直转移)的情况下，也有可能防止图像质量的恶化，并增大系统中的处理速度。

双电压输出垂直驱动器的第一个问题

现在，将描述图3中示出的根据本发明的实施例的垂直驱动器50a的第一个问题、以及被提供用来解决第一个问题的垂直驱动器50c。

如从公式(8)清楚地看出的，基于来自垂直驱动器50a的电流Iout对CCD60中的电容器C62的负载电容的比，确定来自图3中示出的根据本发明的实施例的垂直驱动器50a的电压Vout的斜率。因而，由于取决于类型而具有显著不同的电极电容的各种类型的CCD具有不同的电容器C62的电容，所以，如果从垂直驱动器50a输出的电流Iout是恒定的，则电压Vout的斜率取决于CCD的类型而变化。由此，不可能取决于CCD而实现在施加到CCD的两个或更多驱动电压之间的干扰的充分减小。

现在，将通过参照图6而描述本发明的实施例，其能够通过使用与图3中相同的电路，而在最优条件下驱动CCD。

解决双电压输出垂直驱动器的第一个问题

图6示出了包括作为根据本发明实施例的驱动电路的垂直驱动器50c的等效电路、以及由该垂直驱动器50c驱动的CCD 60的例子。

例如，垂直驱动器50c生成图1中示出的垂直驱动脉冲φV1至φV4。CCD 60包括分别被施加垂直驱动脉冲φV1至φV4的垂直转移电极121至124。尽管为了简化、在图6中的等效电路中，垂直驱动器50c仅生成一个垂直驱动脉冲(输出电压Vout)，但实际上，通过多个驱动器(包括驱动器70)来驱动CCD 60。

垂直驱动器50c与图3中的垂直驱动器50a的不同之处在于，垂直驱动器50c不包括参考电源530和531，并且，数模转换器(DAC)550的输出侧连接到切换器574的一端，而DAC 551的输出侧连接到切换器575的一端。DAC550和551的输入侧分别连接到垂直驱动器50c的输入端子505和506，以接收信号DA1in和DA2in。将与信号DA1in和DA2in相对应的电流分别提供到DAC 550和551。

垂直驱动器50c通过将图3中示出的垂直驱动器50a的参考电源530和531替换为DAC 550和551，而改变提供到电流镜像电路的电流。垂直驱动器50c镜像并输出与在DAC 550和551中输入的输入信号DA1in和DA2in相对应的电流，以控制从垂直驱动器50c输出的电流。

利用以上电路配置，有可能通过在最优条件下使用相同的电路、而驱动取决于类型而具有显著不同的电极电容的各种类型的CCD。

双电压输出垂直驱动器的第二个问题

现在，将描述图3中示出的根据本发明的实施例的垂直驱动器50a的第二个问题、以及被提供用来解决第二个问题的垂直驱动器50f。

当由图3中示出的垂直或水平驱动器70经由电极602而驱动CCD 60时，在电极601和602之间具有耦合电容的电容器C64、以及从垂直驱动器50a输出的阻抗形成差分电路，并且，从垂直或水平驱动器70输出的电压具有对电极601的影响(与电极601干扰)。

作为电流镜输出的垂直驱动器50a的输出阻抗比CMOS驱动电路的输出阻抗高，并且因此，输出阻抗之间的干扰噪声电平不利地增大。

针对于以上问题，在图8中示出的根据本发明的实施例的垂直驱动器50f中，当从垂直驱动器50f输出电压V1或V2、且不存在转变(transition)时，通过切换器而将任意电压施加到电流镜像电路中的最后的晶体管的栅极，以实现较低的阻抗，从而减小干扰噪声电平。

解决双电压输出垂直驱动器的第二个问题

图8示出了包括作为根据本发明的实施例的驱动电路的垂直驱动器50f的等效电路、以及由该垂直驱动器50f驱动的CCD 60的例子。

例如，垂直驱动器50f生成图1中示出的垂直驱动脉冲φV1至φV4。CCD60包括分别被施加垂直驱动脉冲φV1至φV4的垂直转移电极121至124。尽管为了简化、在图8中的等效电路中，垂直驱动器50f仅生成一个垂直驱动脉冲(输出电压Vout)，但实际上，通过多个驱动器(包括驱动器70)来驱动CCD 60。

在垂直驱动器50f中，切换器576的一端连接到图3中示出的垂直驱动器50a中的电流镜像电路中的最后的晶体管581的栅极，并且，切换器577的一端连接到图3中示出的垂直驱动器50a的电流镜像电路中的最后晶体管583的栅极。垂直驱动器50f的输入端子507连接到切换器576的另一端，以接收电压V3，并且，垂直驱动器50f的输入端子508连接到切换器577的另一端，以接收电压V4。

垂直驱动器50f的输入端子505和506分别连接到电平移位器522和523。从电平移位器522和523的输出端子输出被移位到切换所需的电平的电压。

电平移位器522和523的输出端子分别连接到切换器576和577的栅极。通过垂直驱动器50f的输入端子505和506而接收控制信号LZ1in和LZ2in，以分别控制切换器576和577。

在图8中示出的根据本发明实施例的垂直驱动器50f中，如果在通过输入端子503输入H电平输入信号Din时、控制信号LZ1in处于“H”电平，则输出信号V1，并且无转变，最后晶体管581的栅极经由切换器576而连接到垂直驱动器50f的输入端子507。

通过输入端子507而施加使最后晶体管581具有足够低的导通电阻的电压。因而，由于垂直驱动器50f的输出阻抗保持为低，所以，垂直或水平驱动器70的转变允许经由在CCD 60中的电极601和602之间具有耦合电容的电容器C64而减小干扰电平。

在图8中示出的根据本发明实施例的垂直驱动器50f中，如果在通过输入端子503输入L电平输入信号Din时、控制信号LZ2in处于“H”电平，则输出信号V2，并且无转变，最后晶体管583的栅极经由切换器577连接到垂直驱动器50f的输入端子508。

通过输入端子508而施加使最后晶体管583具有足够低的导通电阻的电压。因而，由于垂直驱动器50f的输出阻抗保持为低，所以，垂直或水平驱动器70的转变允许经由在CCD 60中的电极601和602之间具有耦合电容的电容器C64而减小干扰电平。

利用以上电路配置，有可能通过减小输出阻抗而实现不易于被干扰影响的驱动器特性。

双电压输出垂直驱动器的第三个问题

现在，将描述图3中示出的根据本发明实施例的垂直驱动器50a的第三个问题、以及被提供用来解决第三个问题的垂直驱动器50h(参照图11)。

如上面通过参照图3而描述的，当通过垂直驱动器50a的输入端子503提供的信号Din从“L”电平切换到“H”电平时，切换器574、570、以及573导通，而切换器571、575、以及572关断，并且，来自参考电源530的电流通过时间常量电路540而缓慢地流入电流镜像电路CM0。在电压Vout低于晶体管580和581的过驱动电压(其低于电压V1)的饱和区域中，从垂直驱动器50a的输出端子504缓慢地输出根据P型晶体管580和581之间的尺寸比而从电压V1镜像的电流，作为信号Vout。

在这里的问题是，在作为信号Vout而输出电流之前，在信号Din从“L”电平切换到“H”电平之后的延迟时间。在时间常量电路540以及电流镜像电路CM0中的晶体管580中，包括了延迟时间在垂直驱动器50h中起支配作用的部分。来自时间常量电路540的输出电压(即，电流镜像电路CM0中的晶体管580的栅极电压)接近于电压V1的电平，因为在信号Din处于“L”电平时，切换器574和570关断，并且，不从参考电源530提供功率。

随后，当信号Din从“L”电平切换到“H”电平时，切换器574以及570导通，并且，根据从时间常量电路540提供的时间常量，来自时间常量电路540的输出电压(即，电流镜像电路CM0中的晶体管580的栅极电压)开始缓慢地减小(沿晶体管580导通的方向)。

然而，不立即从电流镜像电路输出电流。在电流镜像电路CM0中的晶体管580的栅极电压从电压V1的电平增大到超过晶体管580的阈值V1th的电平的延迟时间之后，从电流镜像电路输出电流。

有时，此延迟时间约为10微秒，由此，使系统产生问题。延迟时间也不利地影响了电压V2的输出。

解决双电压输出垂直驱动器的第三个问题

如果在信号Din从“L”电平切换到“H”电平时、通过从在信号Din处于“L”电平的情况下的晶体管580的栅极电压Vs(在图3中的电路中，接近电压V1)减去晶体管580的阈值电压V1th而给出的电压(Vs-V1th)超过0，且来自时间常量电路540的输出具有斜率ΔVtc/Δt，则根据公式(9)而计算延迟时间Td。如果电压(Vs-V1th)低于或等于0，则根据公式(10)，延迟时间Td等于0。

(Vs-V1th)＞0

Td＝|Vs-V1th|·Δt/ΔVtc    (9)

(Vs-V1th)≤0

Td＝0                       (10)

公式(9)显示出：如果在信号Din处于“L”电平的情况下的晶体管580的栅极电压Vs接近于阈值V1th，则延迟时间Td减小。

现在，将通过参照图11而描述本发明的实施例，其中，减小了延迟时间。在图11中的垂直驱动器50h中，提供了电源532和533。电源532和533对来自图3中示出的参考电源530和531的输出施加微小的电流。

在具有以上配置的垂直驱动器50h中，当信号Din处于“L”电平时，通过时间常量电路540而将从电源532输出的微小电流提供到电流镜像电路CM0。因而，晶体管580保持略微超过晶体管580的阈值V1th的栅极电压。

当随后信号Din从“L”电平切换到“H”电平时，如公式(10)所示，(Vs-V1th)≤0，且延迟时间Td等于0。由于这些特性，输出电流时的延迟时间减小，以允许迅速构造系统。

三电压输出垂直驱动器、以及垂直电极的等效电路

图5示出了包括作为根据本发明的实施例的驱动电路的三电压输出垂直驱动器50b的等效电路、以及由该垂直驱动器50b驱动的CCD 60的例子。

例如，垂直驱动器50b生成图1中示出的垂直驱动脉冲φV1至φV4。CCD 60包括分别被施加垂直驱动脉冲φV1至φV4的垂直转移电极121至124。尽管为了简化、在图5中的等效电路中，垂直驱动器50b仅生成一个垂直驱动脉冲(输出电压Vout)，但实际上，通过多个驱动器(包括驱动器70)来驱动CCD 60。

图3中的垂直驱动器50a输出两个电压V1和V2，而图5中的垂直驱动器50b输出三个电压V1、V2和V3。

将描述向图3中的垂直驱动器50a添加或从图3中的垂直驱动器50a删除的图5中的垂直驱动器50b的部分。图5中的垂直驱动器50b除了电压V1和V2之外还输出电压V3，以便通过连接到p沟道MOS(PMOS)晶体管584的源极和衬底的输入端子507而提供输入电压V3。

PMOS晶体管584的漏极连接到垂直驱动器50b的输出端子504，通过该输出端子504输出信号Vout，以驱动CCD 60。分别通过垂直驱动器50b的输入端子503、505和506而提供输入信号Din1、Din2、以及Din3，以输出三个电压V1、V2和V3。

垂直驱动器50b的输入端子503、505和506分别连接到电平移位器520、521和522的输入端子。电平移位器522的反相输出端子连接到PMOS晶体管584的栅极，以驱动从其输出电压V3的PMOS晶体管584。包括电平移位器520和521、参考电源530和531、时间常量电路540和541、以及电流镜像电路CM0和CM1的区域50b0类似于图3中的垂直驱动器50a中的对应区域。

当输入信号Din1处于“H”电平、且输入信号Din2和Din3处于“L”电平时，如图3中的垂直驱动器50a那样，通过输出端子504输出的信号Vout具有电压V1。

当输入信号Din2处于“H”电平、且输入信号Din1和Din3处于“L”电平时，如图3中的垂直驱动器50a那样，通过输出端子504输出的信号Vout具有电压V2。

在电压V1和V2的输出中，如果垂直驱动器50b具有减小瞬时速度ΔV/ΔT的功能、且将两个或更多驱动电压施加到例如CCD的负载，则有可能减小驱动电压之间的干扰。

当输入信号Din3处于“H”电平、且输入信号Din1和Din2处于“L”电平时，通过输出端子504输出的信号Vout具有电压V3。此时，PMOS晶体管584的存在增大了瞬时速度。利用图5中示出的配置，垂直驱动器50b可输出三个电压V1、V2和V3。

三电压输出垂直驱动器的第一个问题

图5中的垂直驱动器50b的第一个问题在于，与相关技术中的CMOS垂直驱动器相比，由于参考电源、时间常量电路、以及电流镜像电路的提供，电路的尺寸易于增大。因而，共享最后输出晶体管的电路上游中的部件，以减小该电路的尺寸。

解决三电压输出垂直驱动器的第一个问题

图7示出了本发明的实施例，其中，共享电路中的部件，以减小该电路的尺寸。图7中示出的电路包括具有类似于图5中示出的输出用来驱动CCD60的三个电压的功能的两个垂直驱动器。输出电压V1的相位与输出电压V2的相位相同，而输出电压V3的相位与输出电压V1和V2的相位不同。

图7示出了包括对应于根据本发明的实施例的驱动电路的垂直驱动器50d和50e的等效电路、以及由垂直驱动器50d和50e驱动的CCD 60的例子。

例如，垂直驱动器50d和50e生成图1中示出的垂直驱动脉冲φV1至φV4。CCD 60包括分别被施加垂直驱动脉冲φV1至φV4的垂直转移电极121至124。

在图7的垂直驱动器50d中，通过输出端子508和509，从图5中示出的垂直驱动器50b中输出PMOS晶体管581和583的栅极电压，作为参考电压Ref1和Ref2。

在图7的垂直驱动器50e中，从图7的垂直驱动器50d移除包括电平移位器520和521、参考电源530和531、时间常量电路540和541、电流镜像电路CM0中的PMOS晶体管580、电流镜像电路CM1中的N沟道MOS(NMOS)晶体管582、以及切换器570至575的区域50d0。通过输入端子508和509，将通过其输出电压V1和V2的PMOS和NMOS晶体管的栅极电压Ref1和Ref2从垂直驱动器50d施加到垂直驱动器50e，并且随后，将其施加到垂直驱动器50e中的PMOS晶体管581和NMOS晶体管583的栅极，以共享垂直驱动器50d和垂直驱动器50e之间的区域50d0，由此减小电路的尺寸。

利用此配置，除了电路的尺寸之外，还有可能减小功耗、驱动器之间的特性误差、以及成本。

三电压输出垂直驱动器的第二个问题

现在，将描述图5中示出的垂直驱动器50b的第二个问题。假定在图5中的垂直驱动器50b中输入的电压V1、V2和V3具有V2＜V1＜V3的关系。

当在图5中的垂直驱动器50b中要输出的电压V3比要输出的电压V1高、且输出电压V3作为输出电压Vout时，电流镜像电路CM0中的PMOS晶体管581的衬底电压Vb等于V1，并且，其漏极电压Vd等于V3。因而，建立了Vb＜Vd的关系。

PMOS晶体管具有二极管结构，其中漏极用作阳极(anode)，而衬底用作阴极(cathode)。因而，如果漏极电压Vd高于(衬底电压Vb+二极管的阈值Vt)，则前向电流流过二极管，并且，PMOS晶体管581的导通电阻低于PMOS晶体管584的导通电阻。结果，即使在输出电压V3作为输出电压Vout被输出的情况下，电压V3也比(衬底电压Vb+二极管的阈值Vt)高，也就是说，不输出(电压V1+二极管的阈值Vt)。

解决三电压输出垂直驱动器的第二个问题

为了解决第二个问题，在作为输出电压Vout的电压V3的输出中，提供PMOS晶体管581的衬底电压Vb，作为电压V3或输出电压Vout，以操作PMOS晶体管581，从而满足(漏极电压Vd)＜(衬底电压Vb+二极管的阈值Vt)。结果，可输出直到电压V3的电压，作为输出电压Vout。现在，将通过参照图9和10而描述实现此解决方案的电路。

图9示出了包括作为根据本发明的实施例的驱动电路的垂直驱动器50g的等效电路、以及由该垂直驱动器50g驱动的CCD 60的例子。

垂直驱动器50g生成例如图1中示出的垂直驱动脉冲φV1至φV4。CCD60包括分别被施加垂直驱动脉冲φV1至φV4的垂直转移电极121至124。尽管为了简化、在图9中的等效电路中，垂直驱动器50g仅生成一个垂直驱动脉冲(输出电压Vout)，但实际上，通过多个驱动器(包括驱动器70)来驱动CCD 60。

在图9中的垂直驱动器50g中，与图5中的垂直驱动器50b(其中，提供电流镜像电路CM0中的PMOS晶体管580和581的衬底电压Vb作为电压V1)不同，将电流镜像电路CM0中的PMOS晶体管580和581的衬底电压Vb提供到衬底控制电路56的输出端子。将电压V1、V3、Vout、Din1、Din2、以及Din3提供到衬底控制电路56的输入端子。

图10示出了衬底控制电路56的例子。参照图10，将输入电压Din1、Din2、以及Din3分别施加到衬底控制电路56的输入端子505、506和507。输入端子505、506和507连接到电平移位器561的输入端子。

将来自电平移位器561的输出信号56a提供到切换器562的栅极，将其输出信号56b提供到切换器563的栅极，并将其输出信号56c提供到切换器564的栅极。电平移位器561输出可驱动切换器562、563和564的电压。

在图10中的衬底控制电路56中，将输入电压V1、V3和Vout分别施加到输入端子501、503和502。输入端子501连接到切换器564的一端，输入端子503连接到切换器562的一端，而输入端子502连接到切换器563的一端。

切换器564、562和563的另一端连接到衬底控制电路56的输出端子504，通过输出端子504而从衬底控制电路56输出输出信号Bulk。

现在，将描述图9和10中示出的衬底控制电路56。当输入信号Din3处于“H”电平、且输入信号Din1和Din2处于“L”电平时，通过垂直驱动器50g的输出端子504而输出电压V3，作为信号Vout。此时，在衬底控制电路56中，切换器562导通，而切换器563和564关断，以从衬底控制电路56输出电压V3，作为输出信号Bulk。

因而，图9中的垂直驱动器50g中的PMOS晶体管581的漏极电压Vd等于衬底电压Vb(其等于电压V3)，使得不产生前向电流，由此引起以上问题。

当输入信号Din1从以上状态切换到“H”电平而输入信号Din3和Din2从以上状态切换到“L”电平、且来自垂直驱动器50g的输出电压Vout从电压V3切换到电压V1时，衬底控制电路56中的切换器563导通，而其中的切换器562和564关断。在此状态下，控制衬底控制电路56，以便输出输出电压Vout，作为输出信号Bulk。

在来自垂直驱动器50g的输出电压Vout从电压V3切换到电压V1的阶段，控制衬底控制电路56，以便输出输出电压Vout、而不是电压V1，作为输出电压Bulk。执行此控制，以便防止任何前向电流在衬底和漏极之间流动。通过减小输出电压Vout的瞬时速度、并通过迅速地将来自衬底控制电路56的输出电压Bulk(即，PMOS晶体管581的衬底电压Vb)切换到电压V1、以使PMOS晶体管581的衬底电压Vb低于漏极电压Vd，而实现前向电流的防止。

此外，当输入信号Din2处于“H”电平而输入信号Din1和Din3处于“L”电平时、以及当输入信号Din1从此状态切换到“H”电平而输入信号Din2和Din3从此状态切换到“L”电平、且来自垂直驱动器50g的输出电压Vout是电压V2或从电压V2切换到电压V1时，衬底控制电路56中的切换器564导通，而其中的切换器562和563关断，以控制衬底控制电路56，以便输出电压V1，作为输出信号Bulk。

结果，这样的PMOS晶体管的衬底电压Vb等于电压V1，并且，其漏极电压Vd变为等于电压V2或V1。由此，有可能解决前向电流在衬底和漏极之间流动的问题，因为建立了关系V2＜V1。

利用以上配置，有可能解决图5中的垂直驱动器50b的问题，即不输出高于或等于(电压V1+二极管的阈值Vt)的电压V3。由此，可将输出电压的动态范围扩展到容纳取决于类型而具有显著不同的电极电容的各种类型的CCD。

本领域的技术人员将理解，可取决于设计需求和其它因素而出现各种修改、组合、子组合以及变更，只要它们在所附的权利要求或其等价物的范围内即可。