非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法

摘要

非易失性存储元件（20）具备：第1电极（105）；第2电极（107）；电阻变化层（106），介于第1电极（105）与第2电极（107）之间，将与第1电极（105）连接的第1电阻变化层（1061）和与第2电极（107）连接的第2电阻变化层（1062）层叠而构成；以及侧壁保护层（108），具有氧阻挡性，将上述电阻变化层（106）的侧面覆盖；第1电阻变化层（1061）由第1金属氧化物（106a）和形成在第1金属氧化物的周围且氧不足度比第1金属氧化物（106a）小的第3金属氧化物（106c）构成，第2电阻变化层（1062）由氧不足度比第1金属氧化物（106a）小的第2金属氧化物（106b）构成。

说明书

技术领域

本发明涉及通过电压脉冲的施加而电阻值变化的电阻变化型的非易失性存储元件及具备它的非易失性存储装置。

背景技术

近年来，随着数字技术的进展，便携型信息设备及信息家电等电子设备更加高性能化。因此，非易失性存储元件的大容量化、写入电力的降低、写入/读出时间的高速化及长寿命化的要求提高。

对于这样的要求，在已有的使用浮栅的闪存存储器的微细化方面被认为有限制。另一方面，在使用电阻变化层作为存储部的材料的非易失性存储元件（电阻变化型存储器）的情况下，由于能够通过由非易失性存储元件形成的构造简单的存储元件来构成，所以被期待进一步的微细化、高速化及低功耗化。

在使用电阻变化材料作为存储部的情况下，例如通过电脉冲的输入等，使其电阻值从高电阻向低电阻、或从低电阻向高电阻变化。在此情况下，需要将低电阻及高电阻这两个电阻值明确地区别、使电阻值在低电阻与高电阻之间高速且稳定地变化、并且将这两个电阻值非易失性地保持。以这样的存储器特性的稳定以及存储元件的微细化为目的，以往以来做出了各种提案。

作为该非易失性存储元件的一例，提出了将氧不足度不同的过渡金属氧化物层叠而用于电阻变化层的非易失性存储装置。例如，在专利文献1中公开了这样一种技术，使在与氧不足度较低的电阻变化层接触的电极界面上有选择地发生氧化、还原反应，使电阻变化稳定化。

上述以往的非易失性存储元件具有下部电极、电阻变化层和上部电极，该非易失性存储元件以二维状或三维状配置，构成存储器单元阵列。在各个非易失性存储元件中，电阻变化层由第1电阻变化层与第2电阻变化层的层叠构造构成，并且第1及第2电阻变化层由同种过渡金属氧化物构成。构成第2电阻变化层的过渡金属氧化物的氧不足度比构成第1电阻变化层的过渡金属氧化物的氧不足度小。

通过做成这样的构造，在对非易失性存储元件施加了电压的情况下，在氧不足度较小、显现更高的电阻值的第2电阻变化层上被施加几乎全部的电压。此外，在第2电阻变化层的与上部电极的界面附近，也丰富地存在有助于反应的氧。由此，在上部电极与第2电阻变化层的界面处，有选择地发生氧化、还原的反应，能够稳定地实现电阻变化。

现有技术文献

专利文献

专利文献1：国际公开第2008/149484号

专利文献2：国际公开第2008/126365号

但是，在以往的非易失性存储元件中，为了使非易失性存储元件从刚制造后的初始状态转变为电阻变化稳定地呈现的动作状态，需要进行被称作初始击穿的处理。所谓初始击穿，是指对处于初始状态的非易失性存储元件施加与在动作状态下产生电阻变化的电压相比振幅更大的电压、使氧不足度较小的电阻变化层的一部分局部地短路的处理。将在初始击穿处理中对非易失性存储元件施加的电压称作初始击穿电压。

在需要初始击穿处理的非易失性存储元件中，为了降低在初始击穿处理中非易失性存储元件发生意料之外的电气破坏的可能性、并且高效率地进行初始击穿处理，希望能够尽可能施加低的电压而达到初始击穿。

此外，从非易失性存储装置的动作的控制性及稳定性的观点看，对于非易失性存储元件，还同时希望在非易失性存储装置中形成的多个非易失性存储元件的电阻变化特性良好且均匀（所谓的偏差较小）。

但是，在以往的非易失性存储装置中，对于这些希望还存在改善的余地。

发明内容

本发明是为了应对上述希望而做出的，目的是提供一种能够降低初始击穿电压并使电阻变化特性稳定化的非易失性存储元件、以及使用这样的非易失性存储元件的非易失性存储装置。

为了解决上述问题，本发明的非易失性存储元件具备：第1电极；第2电极；电阻变化层，介于上述第1电极与上述第2电极之间，将与上述第1电极连接的第1电阻变化层和与上述第2电极连接的第2电阻变化层层叠而构成，基于施加在上述第1电极与上述第2电极之间的电信号而电阻值可逆地变化；以及侧壁保护层，具有氧阻挡性，将未与上述第1电极及上述第2电极中的任一个连接的上述电阻变化层的侧面覆盖；上述第1电阻变化层由第1金属氧化物和第3金属氧化物构成，该第3金属氧化物形成在该第1金属氧化物的周围并且氧不足度比该第1金属氧化物的氧不足度小，上述第2电阻变化层由氧不足度比上述第1金属氧化物的氧不足度小的第2金属氧化物构成。

根据本发明的非易失性存储元件，上述第3金属氧化物使上述第2金属氧化物的平面方向、即与在非易失性存储元件中流动的驱动电流的方向交叉的方向上的最大面积缩小，由此，使上述电阻变化层的漏电流减小，流过上述第1金属氧化物的电流的密度增加。由此，能够容易地形成上述第1金属氧化物的导电通路，初始击穿电压被降低，所以能够实现元件的低电压下的初始化。

同时，通过侧壁保护层，将上述第3金属氧化物的侧壁覆盖，由此，能够抑制由于非易失性存储元件形成后的制造工序中的层间绝缘层的成膜工序及热处理工序、向上述第3金属氧化物供给氧、上述第3金属氧化物进一步被氧化以及其氧化层的偏差增加从而引起的非易失性存储元件的电阻变化特性的劣化及偏差增加。

这些特征特别给存储器的微细化、大容量化带来很大的贡献。

附图说明

图1是表示本发明第1实施方式的非易失性存储装置的一结构例的剖视图。

图2A是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2B是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2C是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2D是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2E是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2F是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2G是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2H是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2I是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图2J是表示本发明第1实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图3是将本发明的实施例及比较例的电阻变化层的侧壁氧化量进行比较的图表。

图4是将在本发明实施例的非易失性存储元件和比较例的非易失性存储元件中流动的HR电流及LR电流的评价结果进行比较的图表。

图5是将在本发明实施例的非易失性存储元件和比较例的非易失性存储元件中流动的LR电流的评价结果进行比较的图表。

图6是表示在本发明第1实施方式的非易失性存储元件中写入信息的情况下的动作例的图。

图7是表示在本发明第1实施方式的非易失性存储元件中读出信息的情况下的动作例的图。

图8A是表示比较例1的非易失性存储装置的一结构例的剖视图。

图8B是表示比较例2的非易失性存储装置的一结构例的剖视图。

图8C是表示本发明实施例的非易失性存储装置的结构例的剖视图。

图9是将比较例1、比较例2及实施例的电阻变化层的侧壁氧化量进行比较的图表。

图10是表示本发明第1实施方式的变形例的非易失性存储元件的一结构例的剖视图。

图11是表示非易失性存储元件的电阻变化层的结构与耐久性特性之间的关系的图表。

图12是表示本发明第2实施方式的非易失性存储装置的一结构例的剖视图。

图13A是表示本发明第2实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图13B是表示本发明第2实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图13C是表示本发明第2实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图13D是表示本发明第2实施方式的非易失性存储装置的主要部分的制造方法的剖视图。

图14是表示应用了本发明第1实施方式的非易失性存储元件的非易失性存储装置的结构的框图。

图15是表示图14所示的非易失性存储装置中的A部的结构（4位的结构）的立体图。

图16是表示图14所示的非易失性存储装置的第1应用例中的非易失性存储元件的结构的剖视图。

图17是表示将图14所示的非易失性存储装置的第1应用例多层化后的构造中的存储器单元阵列的结构的立体图。

图18是表示应用了本发明第1实施方式的非易失性存储元件的非易失性存储装置的第2应用例的构成的框图。

图19是表示图18所示的非易失性存储装置中的C部的结构（2位的结构）的剖视图。

图20是表示关联发明的非易失性存储装置的一结构例的剖视图。

图21A是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21B是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21C是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21D是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21E是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21F是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21G是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21H是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

图21I是表示关联发明的非易失性存储装置的主要部分的制造方法的剖视图。

具体实施方式

在说明本发明的实施方式之前，对本发明的关联发明的非易失性存储装置的特征、以及该非易失性存储装置具有的问题进行说明。该关联发明是由本发明者们以降低初始击穿电压且抑制偏差为目的而做出的，在日本特愿2010－064897号（在本案提出申请时未公开）中提出。

图20是表示该关联发明的具有非易失性存储元件10的非易失性存储装置11的结构的剖视图，图21A至图21I是表示该关联发明的非易失性存储装置11的主要部分的制造方法的剖视图。

如图21A所示，在形成有晶体管、下层布线等的基板100上，形成由铝构成的导电层，将其形成图案从而形成第1布线101。进而，在覆盖第1布线101而在基板100上形成绝缘膜后将表面平坦化从而形成层间绝缘层102。并且，使用希望的掩模形成图案，将层间绝缘层102贯通而形成与第1布线101连接的接触孔103。

接着，如图21B所示，首先，用以钨为主成分的填充材料将接触孔填埋，使用化学机械研磨法（CMP法），将晶片整面进行平坦化研磨，将层间绝缘层102上的不需要的填充材料除去，在接触孔103的内部形成接触插塞104。

接着，如图21C所示，将接触插塞104覆盖，在层间绝缘层102上，通过溅射法以膜状配置在之后成为第1电极105的钽氮化物105’。

接着，如图21D所示，在钽氮化物105’上，依次层叠氧不足型的第1金属氧化物106a’、氧不足度比第1金属氧化物106a’小的第2金属氧化物106b’并将它们配置为膜状。

所谓氧不足型的金属氧化物，是指与具有化学计量组成的金属氧化物相比氧不足的金属氧化物。这里，将金属氧化物的氧不足度定义为，不足的氧相对于构成化学计量组成的金属氧化物的氧的量的比例。关于氧不足度，在后面更详细地说明。

第1金属氧化物106a’的含氧率是50～65atm%，其电阻率是2～50mΩ·cm，膜厚是20～100nm，第2金属氧化物106b’的含氧率是65～75atm%，其电阻率是10⁷mΩ·cm以上，膜厚是3～10nm。

接着，如图21E所示，在第2金属氧化物106b’上，将在形成图案后成为第2电极107的贵金属（铂、铱、钯等）层107’配置成膜状。

接着，如图21F所示，使用希望的掩模，将以层状包含贵金属层107’、第2金属氧化物106b’、第1金属氧化物106a’、钽氮化物105’的层叠膜形成图案，形成非易失性存储元件的形状。

接着，如图21G所示，将形成图案后的层叠膜通过在氧环境中的退火处理，将第1金属氧化物106a的端部氧化，形成作为绝缘区域的第3金属氧化物106c。由于第2金属氧化物106b从最初就接近于绝缘物，所以不被氧化。

通过到此为止的工序，由侧面的附近部分被氧化的第1电阻变化层1061和第2电阻变化层1062构成电阻变化层106，由第1电极105、电阻变化层106和第2电极107构成非易失性存储元件10。

接着，如图21H所示，将电阻变化层106覆盖，形成500～1000nm厚的第2层间绝缘层109，通过与图21A、图21B同样的制造方法，形成第2接触孔110及第2接触插塞111。然后将第2接触插塞111覆盖，形成第2布线112。

最后，如图21I所示，通过经由第1布线101及第2布线112对非易失性存储元件10施加初始击穿电压，在第2电阻变化层1062中，形成对应于电脉冲的施加而氧不足度可逆地变化的微小的局部区域F，非易失性存储装置11完成。局部区域可以认为包含由氧欠缺侧构成的细丝（filament）。

通过设为以上的制造方法，将非易失性存储元件10的侧壁部分氧化而绝缘化，从而能够将有助于电阻变化动作的电流流动的有效面积缩小，减少漏电流，实现初始击穿电压的降低、施加时间的缩短。

但是，在非易失性存储装置11中，通过非易失性存储元件10形成后的制造工序中的第2层间绝缘层109的成膜工序及热处理工序，氧被供给到第3金属氧化物106c，第3金属氧化物106c进一步被氧化，偏差增加，由此，有非易失性存储元件10的电阻变化特性劣化及偏差增加的问题。

本发明是为了解决这样的问题而做出的。

为了解决上述问题，本发明的非易失性存储元件具备：第1电极；第2电极；电阻变化层，介于上述第1电极与上述第2电极之间，将与上述第1电极连接的第1电阻变化层和与上述第2电极连接的第2电阻变化层层叠而构成，基于施加在上述第1电极与上述第2电极之间的电信号而电阻值可逆地变化；以及侧壁保护层，具有氧阻挡性，将未与上述第1电极及上述第2电极中的任一个连接的上述电阻变化层的侧面覆盖；上述第1电阻变化层由第1金属氧化物和第3金属氧化物构成，该第3金属氧化物形成在该第1金属氧化物的周围并且氧不足度比该第1金属氧化物的氧不足度小，上述第2电阻变化层由氧不足度比上述第1金属氧化物层的氧不足度小的第2金属氧化物构成。

此外，也可以是，本发明的非易失性存储元件具备：第1电极；第2电极；电阻变化层，介于上述第1电极与上述第2电极之间，将与上述第1电极连接的第1电阻变化层和与上述第2电极连接的第2电阻变化层层叠而构成，基于施加在上述第1电极与上述第2电极之间的电信号而电阻值可逆地变化；以及侧壁保护层，具有氧阻挡性，将未与上述第1电极及上述第2电极中的任一个连接的上述电阻变化层的侧面覆盖；上述第1电阻变化层由第1金属氧化物和第3金属氧化物构成，该第3金属氧化物形成在该第1金属氧化物的周围并且含氧率比该第1金属氧化物的含氧率大，上述第2电阻变化层由含氧率比上述第1金属氧化物层的含氧率大的第2金属氧化物构成。

此外，也可以是，上述侧壁保护层还将上述第1电极的侧面及上述第2电极的侧面和上表面覆盖。

此外，也可以是，上述侧壁保护层至少将上述第3金属氧化物的侧面覆盖。

此外，也可以是，上述侧壁保护层由具有绝缘性和氧阻挡性的金属氧化物、金属氮化物及金属氮氧化物中的某1种构成。

此外，也可以是，上述侧壁保护层由硅氮化物、铝氧化物及钛氧化物中的某1种构成。

根据这样的结构，上述第3金属氧化物使上述第2金属氧化物的平面方向、即与流过非易失性存储元件的驱动电流的方向交叉的方向上的最大面积缩小，由此，使上述电阻变化层的漏电流减少，流过上述第1金属氧化物的电流的密度增加。由此，能够容易地形成上述第1金属氧化物的导电通路，初始击穿电压被降低，所以能够实现元件的低电压下的初始化。同时，通过侧壁保护层，将上述第3金属氧化物的侧壁覆盖，由此，能够抑制由于非易失性存储元件形成后的制造工序中的层间绝缘层的成膜工序及热处理工序、向上述第3金属氧化物供给氧而上述第3金属氧化物进一步被氧化以及其氧化层的偏差增加所导致的非易失性存储元件的电阻变化特性的劣化及偏差增加。

此外，也可以是，上述第1金属氧化物具有由氧不足度不同的多层金属氧化物构成的层叠构造。

根据这样的结构，能够使上述非易失性存储元件的耐久性特性提高。

此外，也可以是，上述第1金属氧化物、上述第2金属氧化物及上述第3金属氧化物都由钽氧化物、铪氧化物及锆氧化物中的某1种构成。

根据这样的结构，上述第1金属氧化物、上述第2金属氧化物及上述第3金属氧化物的电阻变化动作稳定而高速地发生的具体的组成及膜厚得到明确。

此外，也可以是，包含根据电脉冲的施加而氧不足度可逆地变化的细丝的局部区域形成在上述第2电阻变化层之中。

根据这样的结构，通过在细丝中引起氧化还原反应而使其电阻值（氧不足度）变化，能够产生电阻变化现象。

本发明不仅能够作为这样的非易失性存储元件实现，还能够作为使用这样的非易失性存储元件构成的非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法实现。

以下，参照附图详细地说明本发明的实施方式。另外，在全部的图中，有对相同或相当的要素赋予相同的标号而省略其说明的情况。

另外，以下说明的实施方式都表示本发明的一具体例。在以下实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、步骤、步骤的顺序等是一例，并不限定本发明。此外，对于以下实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。

（第1实施方式）

［非易失性存储元件的结构］

图1是表示本发明第1实施方式的非易失性存储元件的一结构例的剖视图。如图1所示，本实施方式1的非易失性存储装置21是电阻变化型的非易失性存储装置，具备基板100、第1布线101、第1层间绝缘层102、第1接触插塞104、具有侧壁保护层108的非易失性存储元件20、第2层间绝缘层109、第2接触插塞111及第2布线112。在非易失性存储元件20的第2电阻变化层1062中，形成有对应于电脉冲的施加而氧不足度可逆地变化的局部区域F。局部区域可以认为包含由氧欠缺侧构成的细丝。

另外，在使用本实施方式的非易失性存储元件20构成实际的存储器单元的情况下，设定为：第1布线101及第2布线112的某一个与未图示的开关元件（二极管或晶体管）连接，在存储器单元的非选择时开关元件为截止状态。此外，在非易失性存储元件20与开关元件的连接中，也可以不经由第1接触插塞104、第2接触插塞111、第1布线101、第2112，而是直接将非易失性存储元件20的第1电极105、第2电极107与开关元件连接。

基板100是硅（Si）等的半导体基板。第1布线101是形成在基板100上的布线。第1层间绝缘层102是将该基板100上的第1布线101覆盖的由500～1000nm厚的硅氧化膜等构成的层间绝缘层。第1接触孔103是将该第1层间绝缘层102贯通而与第1布线101电连接的接触插塞104所用的50～300nmφ的接触孔。接触插塞104是埋入在第1接触孔103的内部的以钨为主成分的导体。

并且，非易失性存储元件20由5～100nm厚的第1电极105、20～100nm厚的电阻变化层106、以及5～100nm厚的第2电极107构成，第1电极105由将第1接触插塞104覆盖而形成在第1层间绝缘层102上的氮化钽等构成，第2电极107由贵金属（Pt、Ir、Pd等）等构成。第2层间绝缘层109是将非易失性存储元件20覆盖的、由500～1000nm厚的硅氧化膜等构成的层间绝缘层。第2接触孔110是将第2层间绝缘层109贯通并与第2电极107电连接的第2接触插塞111所用的直径50～300nm的接触孔。第2接触插塞111是埋入在第2接触孔110的内部的以钨为主成分的导体。第2布线112是以将第2接触插塞111覆盖的方式形成在第2层间绝缘层109上的布线。

另外，本发明的非易失性存储装置21只要至少具备非易失性存储元件20即可，其他构成要素即基板100、第1布线101、第1层间绝缘层102、第1接触孔103、第1接触插塞104、第2层间绝缘层109、第2接触孔110、第2接触插塞111、第2布线112不是必须的。

这里，电阻变化层106介于第1电极105与第2电极107之间，是基于对第1电极105与第2电极107之间施加的电信号而电阻值可逆地变化的层。例如，是对应于对第1电极105与第2电极107之间施加的电压的极性而可逆地转变为高电阻状态和低电阻状态的层。将与第1电极105连接的第1电阻变化层1061和与第2电极107连接的第2电阻变化层1062至少2层层叠而构成。

第1电阻变化层1061中，除了侧面附近部分以外的芯部（第1电阻变化层1061的不包括侧面及侧面附近区域的中心侧）由氧不足型的第1金属氧化物106a构成，侧面及侧面附近部分（第1电阻变化层1061的包括侧面及侧面附近区域的周缘侧）由氧不足度比第1金属氧化物106a小的第3金属氧化物106c构成。即，第1电阻变化层1061由氧不足型的第1金属氧化物106a、与形成在第1金属氧化物106a的周围且氧不足度比第1金属氧化物106a小的第3金属氧化物106c构成。

第3金属氧化物106c与第2电阻变化层1062下表面的至少一部分接触，第1金属氧化物106a与第2电阻变化层1062下表面的其余部分接触。第2电阻变化层1062由氧不足度比第1金属氧化物106a小的第2金属氧化物106b构成。第1金属氧化物106a、第2金属氧化物106b及第3金属氧化物106c例如也可以由以钽（Ta）为主成分的金属构成。

另外，在本实施方式中，第1金属氧化物106a以氧不足型为例进行了说明，但只要第2金属氧化物106b的氧不足度及第3金属氧化物106c的氧不足度都比第1金属氧化物106a的氧不足度小就可以，第1金属氧化物106a并不必须是氧不足型。

这里，所谓氧不足度是指，在金属氧化物中，不足的氧相对于构成其化学计量组成（在存在多个化学计量组成的情况下，是其中电阻值最高的化学计量组成）的氧化物的氧的量的比例。化学计量组成的金属氧化物与其他组成的金属氧化物相比，更稳定且具有更高的电阻值。

例如，在金属为钽（Ta）的情况下，上述定义的化学计量组成的氧化物是Ta₂O₅，所以能够表现为TaO_2.5，所以TaO_2.5的氧不足度是0%，TaO_1.5的氧不足度为氧不足度=（2.5－1.5）/2.5=40%。此外，氧过剩的金属氧化物的氧不足度为负值。另外，在本说明书中，只要没有特别声明，就设氧不足度包含正值、0、负值而进行说明。

氧不足度小的氧化物由于更接近于化学计量组成的氧化物，所以电阻值高，氧不足度大的氧化物由于更接近于构成氧化物的金属，所以电阻值低。

所谓含氧率，是氧在总原子数中所占的比率。例如，Ta₂O₅的含氧率是氧在总原子数中所占的比率（O/（Ta+O）），为71.4atm%。因而，氧不足型的钽氧化物的含氧率比0大，比71.4atm%小。例如，在构成第1金属氧化物层106a的金属和构成第2金属氧化物层106b的金属是相同种类的情况下，含氧率与氧不足度具有对应关系。即，当第2金属氧化物106b的含氧率比第1金属氧化物106a的含氧率大时，第2金属氧化物106b的氧不足度比第1金属氧化物106a的氧不足度小。

第2金属氧化物106b的氧不足度及第3金属氧化物106c的氧不足度都比第1金属氧化物106a的氧不足度小。因此，第2金属氧化物106b的电阻值及第3金属氧化物106c的电阻值都比第1金属氧化物106a的电阻值高。特别是，第3金属氧化物106c具有绝缘性。

根据这样的结构，由于电阻值高的第3金属氧化物106c被配置在电阻值低的第1金属氧化物106a的侧面部，所以电阻值低的第1金属氧化物106a的平面方向的区域S2（或者电阻值低的第1金属氧化物106a与第2电阻变化层1062之间的接触区域）的面积比第2电极107的电极区域S1的面积小。这里所说的平面方向，是与流过非易失性存储元件20的驱动电流交叉的方向。

结果，从第1金属氧化物106a流向第2金属氧化物106b（第2电阻变化层1062）的电流的密度增加，容易在第2金属氧化物106b中形成导电通路，由此，非易失性存储元件20的初始击穿电压减小，非易失性存储元件20能够在低电压下初始化。

即，流过由第1金属氧化物106a及第3金属氧化物106c构成的第1电阻变化层1061的电流中，大部分电流流过电阻值低的第1金属氧化物106a（即第1电阻变化层1061的中心部），从第1电阻变化层1061流向第2电阻变化层1062的电流的密度增加，能够以更小的电压将非易失性存储元件20初始化。

另外，这里，对从第1电阻变化层1061流向第2电阻变化层1062的电流的密度增加的机理进行了说明，但关于向其相反方向流动的电流（从第2电阻变化层1062向第1电阻变化层1061的电流）可以说也是同样的。

此外，在上述中，举出了在非易失性存储元件20中从下方起依次层叠构成第1电极105、第1电阻变化层1061、第2电阻变化层1062及第2电极107的例子进行了说明，但关于以相反顺序、即从下方起依次层叠第2电极107、第2电阻变化层1062、第1电阻变化层1061及第1电极105而构成的非易失性存储元件可以说也是同样的。在使上下相反而构成的非易失性存储元件中，上述说明中的下表面等用语适当改作上表面等。

构成电阻变化层106的金属也可以使用钽以外的金属。作为构成电阻变化层的金属，可以使用过渡金属或铝（Al）。作为过渡金属，可以使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）、钨（W）、镍（Ni）等。过渡金属由于能够取多个氧化状态，所以能够通过氧化还原反应实现不同的电阻状态。

例如，在使用铪氧化物的情况下，在设第1金属氧化物106a的组成为HfO_x的情况下，x是0.9以上1.6以下，并且在设第2金属氧化物106b及第3金属氧化物106c的组成为HfO_y的情况下，在y比x的值大的情况下，已确认出使电阻变化层106的电阻值稳定且高速地变化。在此情况下，第2金属氧化物106b的膜厚优选为3～4nm。

此外，在使用锆氧化物的情况下，在设第1金属氧化物106a的组成为ZrO_x的情况下，x是0.9以上1.4以下，并且在设第2金属氧化物106b及第3金属氧化物106c的组成为ZrO_y的情况下，在y比x的值大的情况下，已确认出使电阻变化层106的电阻值稳定且高速地变化。在此情况下，第2金属氧化物106b的膜厚优选为1～5nm。

另外，构成第1金属氧化物106a及第3金属氧化物106c的第1金属和构成第2金属氧化物106b的第2金属也可以使用不同的金属。在此情况下，第2金属氧化物106b也可以氧不足度比第1金属氧化物106a小，即电阻高。通过做成这样的结构，在电阻变化时施加在第1电极105与第2电极107之间的电压被更多地分配给第2金属氧化物106b，能够更容易引起在第2金属氧化物106b中发生的氧化还原反应。

此外，在构成第1电阻变化层1061（第1金属氧化物106a及第3金属氧化物106c）的第1金属和构成第2电阻变化层1062（第2金属氧化物106b）的第2金属使用相互不同的材料的情况下，第2金属的标准电极电位可以比第1金属的标准电极电位低。标准电极电位的值越高则呈现越难以氧化的特性。由此，在标准电极电位相对较低的第2金属氧化物中，容易发生氧化还原反应。另外，关于电阻变化现象，可以认为：在形成于电阻高的第2金属氧化物106b中的微小局部区域中发生氧化还原反应而细丝（导电通路）变化，从而其电阻值（氧不足度）变化。

例如，通过在第1金属氧化物106a及第3金属氧化物106c中使用氧不足型的钽氧化物、在第2金属氧化物106b中使用钛氧化物（TiO₂），能够得到稳定的电阻变化动作。钛（标准电极电位=-1.63eV）是标准电极电位比钽（标准电极电位=-0.6eV）低的材料。

通过在第2金属氧化物106b中使用标准电极电位比第1金属氧化物106a及第3金属氧化物106c低的金属的氧化物，在第2金属氧化物106b中更容易发生氧化还原反应。作为其他组合，能够在成为高电阻层的第2金属氧化物层中使用铝氧化物（Al₂O₃）。例如，可以在第1金属氧化物106a中使用氧不足型的钽氧化物（TaO_x）、在第2金属氧化物106b中使用铝氧化物（Al₂O₃）。

关于上述各材料的层叠构造的电阻变化层中的电阻变化现象，都可以认为：在形成于电阻高的第2金属氧化物106b中的微小局部区域中发生氧化还原反应，局部区域中的细丝（导电通路）变化，从而其电阻值变化。

即，在以第1电极105为基准对与第2金属氧化物106b连接的第2电极107施加了正电压时，电阻变化层106中的氧离子被吸引到第2金属氧化物106b侧。由此，在形成于第2金属氧化物106b中的微小局部区域中发生氧化反应，氧不足度减小。结果，局部区域中的细丝变得难以相连，可以认为电阻值增大。

相反，当以第1电极105为基准对与第2金属氧化物106b连接的第2电极107施加了负电压时，第2金属氧化物106b中的氧离子被推向第1金属氧化物106a侧。由此，在形成于第2金属氧化物106b中的微小局部区域中发生还原反应，氧不足度增加。结果，局部区域中的细丝变得容易相连，可以认为电阻值减小。

与氧不足度更小的第2金属氧化物106b连接的第2电极107例如由铂（Pt）、铱（Ir）、钯（Pd）等标准电极电位比构成第2金属氧化物106b的金属及构成第1电极105的材料高的材料构成。此外，与氧不足度更高的第1金属氧化物106a连接的第1电极105优选例如由钨（W）、镍（Ni）、钽（Ta）、钛（Ti）、铝（Al）、氮化钽（TaN）、氮化钛（TiN）等标准电极电位比构成第1金属氧化物的金属低的材料构成。标准电极电位的值越高，呈现越难以氧化的特性。即，在第2电极107的标准电极电位V2、构成第2金属氧化物106b的金属的标准电极电位Vr2、构成第1金属氧化物106a的金属的标准电极电位Vr1、第1电极105的标准电极电位V1之间，优选满足V_r2<V₂且V₁<V₂的关系。更优选满足V2>Vr2、Vr1≧V1的关系。

通过做成上述结构，在第2电极107与第2金属氧化物106b的界面附近的第2金属氧化物106b中，有选择地发生氧化还原反应，能够得到稳定的电阻变化现象。

对侧壁保护层108继续说明。

在电阻变化层106的侧壁部分及第1层间绝缘层102上，形成有由硅氮化物（膜厚20～50nm）构成的侧壁保护层108。此外，侧壁保护层108除了硅氮化物以外，也可以使用具有绝缘性且具有氧阻挡性的金属氧化物、金属氮化物、金属氮氧化物（例如铝氧化物或钛氧化物等）。

这里，可以认为：通过初始击穿处理形成的导电通路具有细丝那样的形状，其直径是10nm左右。

此外，经过发明者们的仔细研究，得到了如下新见解：初始击穿处理引起的导电通路的形成较大地依存于流过电阻变化层的电流密度。

因而，如果非易失性存储元件的流过电流的有效元件尺寸及面积发生偏差，则有通过初始击穿处理形成的导电通路在多个非易失性存储元件间存在偏差的问题。即，流过各非易失性存储元件的电流存在偏差，引起成品率下降。进而，保持性（数据保持特性）及耐久性（数据改写次数）等特性按每个非易失性存储元件而变化，非易失性存储元件的成品率进一步下降。

如以上这样，由于各非易失性存储元件的流过电流的有效的元件尺寸及面积的偏差，导致在电阻变化时流过元件的电流密度即电流流过的截面的有效面积发生偏差，这成为不良的原因，有可能导致成品率下降及可靠性变差。

作为电阻变化层106的流过电流的有效元件尺寸及面积的偏差的原因之一，可以举出：在电阻变化层106形成后在电阻变化层106上由硅氧化物构成的第2层间绝缘层109的成膜工序中的氧等离子及材料气体等造成的从第3金属氧化物106c的侧壁的氧化、以及之后的工序的热处理造成的从第2层间绝缘层109的氧扩散导致的从第3金属氧化物106c的侧壁的进一步氧化。

通过这样的意图之外的从第3金属氧化物106c的侧壁的进一步氧化，有效的电阻变化层106的截面积缩小，并且第3金属氧化物106c的水平尺寸在各电阻变化层106间及晶片面内发生偏差。

所以，在本发明中，特别以防止由电阻变化层106形成后的工序造成的从电阻变化层106的侧壁的氧化为目的，通过形成将不与第1电极105及第2电极107中的任一个连接的电阻变化层106的侧面（特别是第3金属氧化物106c的侧面）覆盖的侧壁保护层108，能够防止电阻变化层106的流过电流的有效的元件尺寸及面积的变化。结果，流过电阻变化层106的电流密度的偏差被降低，电气性不良减少，能够防止成品率的下降而使可靠性提高。

此外，该侧壁保护层108优选使用硅氮化物。

由硅氮化物构成的侧壁保护层作为水分及氧等的阻挡膜而发挥功能。因此，通过将非易失性存储元件用侧壁保护层覆盖，能够防止非易失性存储元件形成后的由硅氧化物等构成的层间绝缘层成膜时的原料气体及氧等离子等造成的从电阻变化层的侧壁部分的氧化，进而能够防止之后的热处理造成的在层间绝缘层中含有的氧向电阻变化层的扩散。因而，能够防止从电阻变化层的侧壁部分的氧化，能够抑制有助于电阻变化动作的有效的截面积变化。

［非易失性存储装置的制造方法］

图2A至图2J是表示本发明实施方式1的非易失性存储装置21的主要部分的制造方法的剖视图。使用它们对本实施方式1的非易失性存储装置21的主要部分的制造方法进行说明。

如图2A所示，在形成第1布线101的工序中，在形成有晶体管及下层布线等的基板100上，形成由铝等构成的400～600nm厚的导电层，将其形成图案而形成第1布线101。

接着，在形成第1层间绝缘层102的工序中，在将第1布线101覆盖而在基板100上形成绝缘层后将表面平坦化，从而形成500～1000nm厚的第1层间绝缘层102。关于第1层间绝缘层102，也可以使用氮化硅（Si₃N₄）、等离子TEOS（Tetraethoxysilane）膜、用于降低布线间寄生电容的含氟氧化物（例如FSG（Fluorinated Silicate Glass））或其他low-k材料。

接着，如图2B所示，在形成第1接触孔103的工序中，使用希望的掩模形成图案，形成将第1层间绝缘层102贯通而达到第1布线101的一边为50～300nm的第1接触孔103。这里，在第1布线101的宽度比第1接触孔103小的情况下，由于掩模对准偏移的影响，第1布线101与第1接触插塞104接触的面积变化，例如单元电流（cell current）变动。从防止该情况的观点看，在本实施方式中，做成第1布线101的宽度比第1接触孔103大的外形。

接着，在形成第1接触插塞104的工序中，首先在下层通过溅射法将作为密接层及扩散阻挡层而发挥功能的分别为5～30nm厚的Ti/TiN层成膜后，在上层通过CVD（Chemical Vapor Deposition）法将作为接触插塞的主要构成要素的200～400nm厚的钨（W）成膜。此时，第1接触孔103被之后成为第1接触插塞104的层叠构造的导电层（W/Ti/TiN构造）填充。

接着，在形成第1接触插塞104的工序中，使用化学机械研磨法（CMP（Chemical Mechanical Polishing）法）将晶片整面进行平坦化研磨，将第1层间绝缘层102上的不需要的导电层除去，在第1接触孔103的内部形成第1接触插塞104。

接着，如图2C所示，将第1接触插塞104覆盖，在第1层间绝缘层102上通过溅射法将之后成为第1电极105的钽氮化物105’配置成20～100nm厚的膜状。

这里，仅通过溅射法配置钽氮化物105’，但也可以在钽氮化物105’的配置后进行追加的利用CMP法的下部电极的平坦化。

接着，如图2D所示，在钽氮化物105’上，将第1金属氧化物106a’及第2金属氧化物106b’配置成膜状。

首先，通过将钽靶在氩气和氧气环境中进行溅射的所谓反应性溅射法（reactive sputtering），将作为第1金属氧化物106a的TaO_x配置成膜状。作为第1金属氧化物106a的、对引起电阻变化有效的含氧率，是55～65atm%（就x的值而言，是1.22～1.86），其电阻率是1～50mΩ·cm，膜厚是20～100nm。

接着，在第1金属氧化物106a上，形成由第2金属氧化物106b构成的第2电阻变化层1062。与第1金属氧化物106a同样，通过将钽靶在氧气环境中溅射的反应性溅射法，形成作为第2金属氧化物106b的TaO_y。在与第1金属氧化物106a层叠的构造中，对引起电阻变化有效的、第2金属氧化物106b的含氧率是68～71atm%（就y的值而言，是2.1～2.5），其电阻率是10⁷mΩ·cm以上，膜厚是3～10nm。

这里，使用反应性溅射法形成，但也可以使用等离子氧化将第1金属氧化物106a的表层氧化，形成含氧率高的第2金属氧化物106b。采用溅射法，虽然难以含有化学计量组成以上的氧，但如果进行等离子氧化处理，则氧被注入到钽氧化物的晶粒边界、缺陷等中，能够形成具有更高含氧率的金属氧化物，所以对漏电流的抑制具有效果。此外，在形成第2电阻变化层1062时，也可以使用将钽氧化物靶在氧气环境中溅射的反应性溅射法。

接着，如图2E所示，在第2金属氧化物106b’上，将在形成图案后成为第2电极107的贵金属（Pt、Ir、Pa等）层107’配置成膜状。

接着，如图2F所示，使用希望的掩模，将以层状包含贵金属层107’、第2金属氧化物106b’、第1金属氧化物106a’、钽氮化物105’的层叠膜形成图案而形成为非易失性存储元件的形状。

作为标准电极电位高的材料的代表的贵金属等由于难以蚀刻，所以在将这样的贵金属用于上部电极的情况下，也可以将其作为硬掩模（hardmask）而形成非易失性存储元件20。在本工序中，用相同的掩模将上述层叠膜中包含的全部层统一进行图案形成，但也可以按照上述层叠膜中包含的单独的每层来进行图案形成。

接着，如图2G所示，通过将形成图案后的层叠膜在氧环境中退火，在上述图案形成后露出的第1金属氧化物106a的侧面，形成具有绝缘性的第3金属氧化物106c。

接着，如图2H所示，在侧面氧化后的层叠膜及第1层间绝缘层102上，使用等离子CVD，堆积由硅氮化物构成的侧壁保护层108（膜厚为20nm）。

为了将硅氮化物成膜，作为对凸部而言阶梯覆盖（step coverage）性良好的方法，通常使用减压CVD。减压CVD由于反应分子的平均自由程长，所以能够堆积阶梯覆盖良好的薄膜。但是，在减压CVD中，由于在成膜腔室内的温度为650～800℃的高温下进行成膜，所以在布线形成后不能使用。

所以，在本实施方式中，优选的是，使用与减压CVD相比能在更低的温度（250～400℃）下成膜的等离子CVD，将由硅氮化物构成的侧壁保护层108成膜。此外，也可以使用溅射将由硅氮化物构成的侧壁保护层108成膜。在通过硅氮化物的溅射的成膜中，例如可以使用将多晶硅靶在氩与氮的混合气体环境下进行溅射的方法、所谓的反应性溅射法。

通过到此为止的工序，第1电阻变化层1061中，除了侧面附近部分以外的芯部由氧不足型的第1金属氧化物106a构成，侧面附近部分由氧不足度比第1金属氧化物106a小的第3金属氧化物106c构成，第2电阻变化层1062由氧不足度比第1金属氧化物106a小的第2金属氧化物106b构成。

由侧面附近部分被氧化的第1电阻变化层1061、和第2电阻变化层1062构成电阻变化层106，由第1电极105、电阻变化层106、第2电极107和侧壁保护层108构成非易失性存储元件20。

接着，如图2I所示，将电阻变化层106及侧壁保护层108覆盖，形成500～1000nm厚的第2层间绝缘层109，通过与图2A、图2B同样的制造方法，形成第2接触孔110及第2接触插塞111。然后将第2接触插塞111覆盖，形成第2布线112。

最后，如图2J所示，经由第1布线101及第2布线112对非易失性存储元件20施加初始击穿电压，从而在第2电阻变化层1062中，形成包含氧不足度根据电脉冲的施加而可逆地变化的细丝F的局部区域，非易失性存储装置21完成。

［由侧壁保护层带来的非易失性存储元件的侧壁部氧化抑制效果］

接着，说明在第1实施方式的非易失性存储元件20中设置的侧壁保护层108带来的侧壁部的氧化抑制效果。

图3是将第1实施方式的非易失性存储元件20（实施例）的侧壁氧化量、与图20所示的不具有侧壁保护层的非易失性存储元件10（比较例）的侧壁氧化量进行比较的图表。另外，所谓侧壁氧化量，是指图1所示的D的宽度及图20的对应部分的宽度。图3所示的侧壁氧化量是根据以电气方式测量非易失性存储元件的初始电阻值的结果而计算出的计算值。

根据图3可知，不具有侧壁保护层的比较例的侧壁氧化量相比于具有侧壁保护层的实施例，侧壁氧化量多15%。

这表示，侧壁保护层108防止了非易失性存储元件形成后的由硅氧化物等构成的第2层间绝缘层109成膜时由原料气体及氧等离子等导致的从电阻变化层106的侧壁部分的氧化、以及由之后的热处理导致的第2层间绝缘层109中含有的氧向电阻变化层106的扩散。

［非易失性存储元件的电阻变化特性］

接着，说明由在第1实施方式的非易失性存储元件20中设置的侧壁保护层108带来的电阻变化特性的提高效果。

图4是将第1实施方式的非易失性存储元件20（实施例）的电阻变化特性与不具有侧壁保护层的非易失性存储元件10（比较例）的电阻变化特性进行比较的图表。

图4示出了这样一种分布，即：在对非易失性存储元件10及非易失性存储元件20分别交替地反复施加极性不同的两种写入电压脉冲（使非易失性存储元件高电阻化的电压脉冲和低电阻化的电压脉冲）、使非易失性存储元件的电阻状态可逆地变化的实验中，每当施加写入电压脉冲时，施加读出电压（不引起电阻变化的电压）而测量出的电流值（即电阻值）的分布。黑圈（LR电流）表示低电阻状态下的电流值的代表值，白圈（HR电流）表示高电阻状态下的电流值的代表值，上下延伸的线段表示电流值的分布。

根据图4可知，与不具有侧壁保护层的比较例相比，在实施例中，LR电流增加并且HR电流减小，用来识别低电阻状态和高电阻状态的窗口（window）扩大。此外，关于电流的偏差，也是实施例比比较例小。

这表示，侧壁保护层108防止了非易失性存储元件形成后的由硅氧化物等构成的第2层间绝缘层109成膜时的由原料气体及氧等离子等导致的从电阻变化层106的侧壁部分的氧化、以及之后的热处理造成的在第2层间绝缘层109中含有的氧向电阻变化层106的扩散。另外，在实施例中设置的侧壁保护层是20nm厚的氮化硅。

图5是将对应于侧壁氧化量而测量出的LR电流在实施例和比较例中进行比较的图表。图5所示的侧壁氧化量是工序管理中的监测晶片的膜厚值，绝对值与上述根据初始电阻值计算出的侧壁氧化量的计算值不同。

根据图5的图表可知，在比较例中，与实施例相比，随着侧壁氧化量变大，LR电流急剧地下降，偏差劣化的趋势也较强。另一方面，在实施例中，可知，伴随着侧壁氧化量增大的LR电流的下降、偏差劣化的趋势缓和。这表示，相对于在不具有侧壁保护层的非易失性存储元件中成为问题的侧壁氧化量的边际（marginal）变化能够通过侧壁保护层得到缓和。

［非易失性存储元件的动作例］

接着，参照附图对本实施方式的非易失性存储元件20的作为存储器的动作例、即进行信息的写入/读出的情况下的动作例。

图6是表示在本发明第1实施方式的非易失性存储元件20中写入信息的情况下的动作例的图。

如图6所示，如果在第1电极105与第2电极107之间交替地施加振幅在规定的阈值电压以上、具有规定的脉冲宽度的极性不同的两种电脉冲，则电阻变化层的电阻值变化。即，在将负电压脉冲（电压E1、脉冲宽度P1）施加在电极间的情况下，电阻变化层的电阻值从高电阻值Rb向低电阻值Ra减小。另一方面，在将正电压脉冲（电压E2，脉冲宽度P1）施加在电极间的情况下，电阻变化层的电阻值从低电阻值Ra向高电阻值Rb增加。

在图6所示的例子中，分别将高电阻值Rb分配给信息“0”，将低电阻值Ra分配给信息“1”。因此，通过在电极间施加正电压脉冲以使电阻变化层的电阻值成为高电阻值Rb，从而写入信息“0”，此外，通过在电极间施加负电压脉冲以使电阻变化层的电阻值成为低电阻值Ra，从而写入信息“1”。

图7是表示在本发明第1实施方式的非易失性存储元件中将信息读出的情况下的动作例的图。

如图7所示，在进行信息的读出的情况下，在电极间施加与使电阻变化层的电阻值变化时施加的电脉冲相比振幅足够小的读出用电压E3（|E3|<|E1|，|E3|<|E2|）。结果，输出与电阻变化层的电阻值对应的电流，通过检测该输出电流值，能够进行写入的信息的读出。

在图7所示的例子中，由于输出电流值Ia对应于电阻值Ra，输出电流值Ib对应于电阻值Rb，所以在检测到输出电流值Ia的情况下读出信息“1”，在检测到输出电流值Ib的情况下读出信息“0”。

如以上这样，在被第1电极105和第2电极107夹着的区域中，电阻变化层作为存储部发挥功能，从而非易失性存储元件20作为存储器动作。

［多层布线构造中的侧壁保护层效果］

如上述那样，具有侧壁保护层的本发明第1实施方式的非易失性存储元件20具有如下效果：防止在电阻变化层106的形成后进行的、由硅氧化物等构成的第2层间绝缘层109成膜工序中的原料气体、氧等离子等造成的从电阻变化层106的侧壁部分的氧化，防止更后面的热处理造成的第2层间绝缘层109中含有的氧向电阻变化层106的扩散。

这意味着，即使在具有侧壁保护层108的电阻变化层106的上层形成多层的布线层，也具有抑制因这些布线层的形成处理造成的从电阻变化层106的侧壁部的氧化及向电阻变化层的氧扩散的影响的效果。即意味着，通过导入侧壁保护层108，能够进行向非易失性存储元件的上层的多层布线。

为了实证该效果，制作3种评价用样品，进行比较各评价用样品的侧壁氧化量的实验。

图8A、图8B、图8C分别是表示作为比较例1、比较例2、实施例而制作出的评价用样品的截面构造的概略的剖视图。

比较例1是在图20的非易失性存储装置11中进一步形成具有第3层间绝缘层113、第3接触孔114、第3接触插塞115及第3布线116的上层布线构造的非易失性存储装置12（图8A），比较例2是图20的非易失性存储装置11（图8B），实施例是在图1的非易失性存储装置21中形成与比较例1同等的上层布线构造的非易失性存储装置22（图8C）。

比较例1及实施例的电阻变化层106受到形成上层布线构造的工序中的热处理的影响。比较例2对没有这样的热处理的影响的情况进行比较。

图9是对各评价用样品的侧壁氧化量进行比较的图表。图9所示的侧壁氧化量与图3同样，是根据以电气方式测量非易失性存储元件的初始电阻值的结果而计算出的计算值。

根据图9可知，设有侧壁保护层及上层布线构造的实施例的侧壁氧化量，比没有设置侧壁保护层且设有上层布线构造的比较例1的侧壁氧化量少，并且是与侧壁保护层及上层布线构造都没有设置的比较例2的侧壁氧化量大致同等的侧壁氧化量。

这证实了通过侧壁保护层、形成上层布线构造的工序中的氧化被完全抑制。

根据以上的结果，本实施方式的非易失性存储元件20，对于在非易失性存储元件形成后具备多层布线工序的半导体装置，也抑制电阻变化层的侧壁部的氧化进展，可以说使电阻变化特性稳定化的效果较高。此外，即使在多个层中形成非易失性存储元件，由于各个非易失性存储元件具有抑制布线工序形成时的氧化的影响的效果，所以能够形成特性也同等的结构。

（第1实施方式的变形例）

作为第1实施方式的变形例的非易失性存储元件，对提高了耐久性特性的非易失性存储元件进行说明。

图10是表示第1实施方式的变形例的具有非易失性存储元件24的非易失性存储装置25的一结构例的剖视图。

在非易失性存储元件24中，电阻变化层117中的第1金属氧化物106a具有由氧不足度不同的金属氧化物构成的层叠构造，第1金属氧化物106a将与第1电极105连接的第1区域106a1和与第2电阻变化层1062连接的第2区域106a2层叠而构成。

第1金属氧化物106a的第2区域106a2的氧不足度，比第1金属氧化物106a的第1区域106a1的氧不足度小，比第2金属氧化物106b的氧不足度大。

即，电阻变化层117具有3层构造，该3层构造将氧不足度最大的第1金属氧化物106a的第1区域106a1、具有中间的氧不足度的第1金属氧化物106a的第2区域106a2、以及氧不足度最小的第2金属氧化物106b依次层叠而成。

图11是表示使电阻变化层为2层构造的样品和为3层构造的样品中的非易失性存储元件的耐久性特性的图。

图11的横轴表示电阻变化层的结构。

左侧及中央所示的样品具备与图1的电阻变化层106对应的2层构造，高电阻层对应于第2金属氧化物106b，氧欠缺层对应于第1金属氧化物106a。

右侧所示的样品具备与图10的电阻变化层117对应的3层构造，高电阻层对应于第2金属氧化物106b，氧欠缺层对应于第1金属氧化物的第1区域106a1及第2区域106a2的层叠体。

在这些样品中，不进行将电阻变化层106从侧面氧化的处理，因而，没有配置第3金属氧化物106c。

图11的左纵轴表示不成为高电阻的HR不良、或者不成为低电阻的LR不良的不良率（任意单位）。右纵轴表示由包含这样的电阻变化层的非易失性存储元件构成的存储器单元阵列的100k次（10万次）的耐久性特性的通过率（任意单位）。

在图11中，作为与左纵轴对应的数据，分别对应于左侧、中央、右侧所示的样品，成对表示了LR不良率（位于左方的条形图）和HR不良率（位于右方的条形图）。此外，作为与右纵轴对应的数据而描绘了3个黑圈标记的标绘点。

图11的与左侧及中央所示的样品对应的条形图及黑圈标记的标绘点表示，在电阻变化层106是2层构造的非易失性存储元件中，具有如果降低氧欠缺层（第1金属氧化物106a）的电阻率则HR不良的发生次数增加、相反如果提高氧欠缺层的电阻率则LR不良的发生次数增加这样的权衡（trade off）关系。

相对于此，图11的与右侧所示的样品对应的条形图及黑圈标记的标绘点表示，通过将氧欠缺层2层化、也就是使电阻变化层117为3层，HR、LR双方的不良次数都被改善，耐久性特性的通过率改善。

即，如图10所示，通过将电阻变化层117做成3层构造，能够得到具有更好的耐久性特性的非易失性存储元件24。

（第2实施方式）

图12是表示本发明第2实施方式的非易失性存储元件的结构例的剖视图。本例的非易失性存储元件30与图3所示的例子的不同点在于，侧壁保护层118仅覆盖在第1电极105、电阻变化层106、第2电极107的侧面。即，图12所示的非易失性存储元件30具有侧壁保护层118仅将非易失性存储元件30的侧壁部覆盖那样的侧墙（side wall）构造。在第1实施方式中，在形成接触孔110时需要用干式蚀刻对选择比不同的第2层间绝缘层109和侧壁保护层108的2层膜进行加工，所以担心蚀刻处理步骤的增加及接触电阻值的稳定性等。在第2实施方式中，在形成接触孔110时仅将第2层间绝缘层109通过干式蚀刻进行加工，没有这样的担心。

图13A至图13D是本发明实施方式2的非易失性存储装置的制造方法。在图13A至图13D中，对于与图2A至图2J相同的构成要素使用相同的标号而省略说明。如图13A至图13D所示，本实施方式2的非易失性存储装置的制造方法与本实施方式1的非易失性存储装置的制造方法的差异在于，在第2电极107之上没有配置侧壁保护层108。由此，图13A以前的工序与图2A至图2H是同样的，所以省略说明。

如图13B所示，通过各向异性干式蚀刻将侧壁保护层108蚀刻，仅在第1电极105、电阻变化层106、第2电极107的侧壁部形成侧墙型侧壁保护层118。接着，如图13C所示，将电阻变化层106覆盖而形成500～1000nm厚的第2层间绝缘层109，通过与图2A、图2B同样的制造方法，形成第2接触孔110及第2接触插塞111，将第2接触插塞111覆盖，形成第2布线112。然后，如图13D所示，通过进行上述的初始击穿处理，在第2电阻变化层1062中形成根据电脉冲的施加而氧不足度可逆地变化的局部区域F，非易失性存储装置31完成。局部区域可以认为包含由氧欠缺侧构成的细丝。

另外，为了得到抑制非易失性存储元件30的电阻变化特性的劣化及偏差的效果，在图13B中，侧壁保护层118至少将第3金属氧化物106c的侧面覆盖从而将向第3金属氧化物106c的氧供给切断是重要的，第2金属氧化物106b的侧面、第1电极105及第2电极107的侧面也可以不一定覆盖。这是因为，可以认为，第2金属氧化物106b最初接近于绝缘物，此外第1电极105及第2电极107比较难以受到氧化，所以即使不用侧壁保护层118覆盖，氧化进一步发展而非易失性存储元件的特性偏差增大的情况也不易发生。这并不限于非易失性存储元件30，对于在第1实施方式及其变形例中说明的非易失性存储元件20、24也适用。

此外，在上述中说明的降低初始击穿电压的效果和抑制非易失性存储元件的特性偏差的效果相互独立。侧壁保护层118并不限于为了降低初始击穿电压而设置的第3金属氧化物106c的侧面，只要是通过氧化发展而非易失性存储元件的特性变动的层，就能够通过将其侧面覆盖来抑制非易失性存储元件的特性偏差。因而，通过侧壁保护层118的覆盖来抑制非易失性存储元件的特性偏差的效果在不需要初始击穿处理的非易失性存储元件中也能够发挥。

（非易失性存储元件的第1应用例）

上述第1实施方式及第2实施方式的非易失性存储元件能够适用于各种形态的非易失性存储装置。作为本实施方式的非易失性存储元件的第1应用例，可以举出在字线与位线的交点（立体交叉点）处介有非易失性存储元件（活性层（active layer））的、所谓交叉点型的非易失性存储装置。以下对该例进行说明。

［第1应用例的非易失性存储装置的结构］

图14是表示应用了本发明第1实施方式或第2实施方式的非易失性存储元件的非易失性存储装置的第1应用例的结构的框图。此外，图15是表示图14所示的非易失性存储装置的A部的结构（4位的结构）的立体图。

如图14所示，本例的非易失性存储装置200，在半导体基板上具备存储器主体部201，该存储器主体部201具备存储器单元阵列202、行选择电路/驱动器203、列选择电路/驱动器204、用来进行信息的写入的写入电路205、检测流过选择位线的电流量并判断为数据“1”或“0”的读出放大器206、以及经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。此外，非易失性存储装置200具备接受从外部输入的地址信号的地址输入电路208、和基于从外部输入的控制信号来控制存储器主体部201的动作的控制电路209。

存储器单元阵列202如图14及图15所示，具备：在半导体基板之上相互平行地形成的多个字线（第1布线）WL0、WL1、WL2、…；以及多个位线（第2布线）BL0、BL1、BL2、…，在这些多个字线WL0、WL1、WL2、…的上方在与该半导体基板的主面平行的面内相互平行且与多个字线WL0、WL1、WL2、…立体交叉而形成。

此外，在存储器单元阵列202中，与这些多个字线WL0、WL1、WL2、…与多个位线BL0、BL1、BL2、…的立体交叉点相对应而设有以矩阵状设置的多个存储器单元M111、M112、M113、M121、M122、M123、M131、M132、M133、…（以下，表示为“存储器单元M111、M112、…”）。

这里，存储器单元M111、M112、…分别由第1实施方式的非易失性存储元件20或第2实施方式的非易失性存储元件30、和串联连接于它们的电流控制元件构成，各个非易失性存储元件具有由层叠构造的氧不足型的金属氧化物构成的电阻变化层。

另外，图14中的存储器单元M111、M112、…在图15中用标号210表示。

这里，初始击穿动作既可以在初始的测试时通过测试机实施，也可以构成为，使得上述写入电路205能够产生初始击穿电压。

［第1应用例的非易失性存储装置中的非易失性存储元件的结构］

图16是表示图14所示的非易失性存储装置的第1应用例中的非易失性存储元件的结构的剖视图。另外，在图16中，表示图15的B部的结构。

如图16所示，在本应用例的非易失性存储装置中，非易失性存储元件210介于作为铜布线的下部布线212（相当于图15中的字线WL1）及上部布线211（相当于图15中的位线BL1）之间，依次层叠下部电极217、电流控制层216、内部电极215、电阻变化层214和上部电极213而构成。

这里，内部电极215、电阻变化层214及上部电极213分别相当于图1所示的第1实施方式的非易失性存储元件20中的第1电极105、电阻变化层106及第2电极107。因而，本应用例的结构也与第1实施方式的结构同样地形成。

这里，通过用侧壁保护层108或侧壁保护层118将电阻变化层106的侧壁覆盖，能够构成能使电阻变化动作稳定化的非易失性存储元件。

电流控制元件216经由用TaN构成的内部电极215，与电阻变化层214串联连接，电流控制层216与电阻变化层214电连接。该由下部电极217、电流控制层216、内部电极215构成的电流控制元件是以MIM（Metal－Insulator－Metal；金属－绝缘体－金属的含义）二极管或MSM（Metal－Semiconductor－Metal；金属－半导体－金属的含义）二极管为代表的元件，对电压呈现非线性的电流特性。MSM二极管能够流过更多的电流。作为电流控制层216，可以使用非晶Si等。此外，该电流控制元件对电压具有双向性的电流特性，构成为，在第1阈值电压Vf1以上或第2阈值电压Vf2以下（这里是Vf1>Vf2）时导通。

另外，钽及其氧化物是通常在半导体工艺中使用的材料，可以说亲和性非常高。因此，能够容易地应用到现有的半导体制造工艺中。

［多层化构造的非易失性存储装置的结构例］

通过将图14及图15所示的本应用例的非易失性存储装置中的存储器单元阵列以3维方式堆积，能够实现多层化构造的非易失性存储装置。

图17是表示将图15所示的非易失性存储装置的第1应用例多层化后的构造中的存储器单元阵列的结构的立体图。如图17所示，该非易失性存储装置具备将存储器单元阵列层叠多个而成的多层化存储器单元阵列，所述存储器单元阵列具备：多个下部布线（第1布线）212，在未图示的半导体基板之上相互平行地形成；多个上部布线（第2布线）211，在这些多个下部布线212的上方在与该半导体基板的主面平行的面内相互平行且与多个下部布线212立体交叉而形成；以及多个存储器单元210，对应于这些多个下部布线212与多个上部布线211的立体交叉点而以矩阵状设置。

另外，在图17所示的例子中，是布线层为5层且配设在其立体交叉点的非易失性存储元件为4层的结构，但是当然也可以根据需要而增减这些层数。

通过设置这样构成的多层化存储器单元阵列，能够实现超大容量非易失性存储器。

另外，如在第1实施方式中说明的那样，本发明的电阻变化层能够在低温下形成。因而，即使是进行本实施方式中所示那样的布线工序中的层叠化的情况下，也不会对在下层工序中形成的晶体管及硅化物（silicide）等的布线材料带来影响，所以能够容易地实现多层化存储器单元阵列。即，通过使用本发明的含有钽氧化物的电阻变化层，能够容易地实现多层化构造的非易失性存储装置。

（非易失性存储元件的第2应用例）

作为本实施方式的非易失性存储元件的第2应用例，可以举出具有1晶体管－1非易失性存储元件（1T1R构成）的构造的非易失性存储装置。

［第2应用例的非易失性存储装置的结构］

图18是表示应用了本发明第1实施方式或第2实施方式的非易失性存储元件的非易失性存储装置的第2应用例的结构的框图。此外，图19是表示图18所示的非易失性存储装置的C部的结构（2位的结构）的剖视图。

如图18所示，本应用例的非易失性存储装置300，在半导体基板上具备存储器主体部301，该存储器主体部301具备：存储器单元阵列302、行选择电路/驱动器303、列选择电路304、用来进行信息的写入的写入电路305、检测流过选择位线的电流量并判断为数据“1”或“0”的读出放大器306、以及经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路307。此外，非易失性存储装置300还具备单元板电源（VCP电源）308、接受从外部输入的地址信号的地址输入电路309、以及基于从外部输入的控制信号来控制存储器主体部301的动作的控制电路310。

存储器单元阵列302具备：在半导体基板之上形成的、相互交叉排列的多个字线（第1布线）WL0、WL1、WL2、…及位线（第2布线）BL0、BL1、BL2、…；对应于这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的交点而分别设置的多个晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、…（以下，表示为“晶体管T11、T12、…”）；以及与晶体管T11、T12、…1对1地设置的多个存储器单元M211、M212、M213、M221、M222、M223、M231、M232、M233、…（以下，表示为“存储器单元M211、M212、…”）。

此外，存储器单元阵列302具备平行于字线WL0、WL1、WL2、…而排列的多个板线（plate line）（第3布线）PL0、PL1、PL2、…。如图19所示，在字线WL0、WL1的上方配设有位线BL0，在该字线WL0、WL1与位线BL0之间配设有板线PL0、PL1。另外，在上述结构例中，板线与字线平行地配置，但也可以与位线平行地配置。此外，板线做成对晶体管提供共通的电位的结构，但也可以做成如下结构，即：具有与行选择电路/驱动器同样的结构的板线选择电路/驱动器，将所选择的板线和非选择的板线用不同的电压（也包括极性）驱动。

这里，存储器单元M211、M212、…分别相当于第1实施方式的非易失性存储元件20或第2实施方式的非易失性存储元件30，各个非易失性存储元件具有由层叠构造的氧不足型的金属氧化物构成的电阻变化层。更具体地讲，图19中的非易失性存储元件313相当于图18的存储器单元M211、M212、…，该非易失性存储元件313由上部电极314、由层叠构造的氧不足型的金属氧化物构成的电阻变化层315、以及下部电极316构成。

另外，在图19中，表示了插塞层317、金属布线层318、以及源极或漏极区域319。

如图18所示，晶体管T11、T12、T13、…的漏极连接于位线BL0，晶体管T21、T22、T23、…的漏极连接于位线BL1，晶体管T31、T32、T33、…的漏极连接于位线BL2。

此外，晶体管T11、T21、T31、…的栅极连接于字线WL0，晶体管T12、T22、T32、…的栅极连接于字线WL1，晶体管T13、T23、T33、…的栅极连接于字线WL2。

进而，晶体管T11、T12、…的源极分别与存储器单元M211、M212、…连接。

此外，存储器单元M211、M221、M231、…连接于板线PL0，存储器单元M212、M222、M232、…连接于板线PL1，存储器单元M213、M223、M233、…连接于板线PL2。

地址输入电路309从外部电路（未图示）接受地址信号，基于该地址信号将行地址信号向行选择电路/驱动器303输出，并将列地址信号向列选择电路304输出。这里，地址信号是表示多个存储器单元M211、M212、…中的被选择的特定的存储器单元的地址的信号。此外，行地址信号是表示由地址信号表示的地址中的行的地址的信号，列地址信号是表示由地址信号表示的地址中的列的地址的信号。

控制电路310在信息的写入周期中，根据输入到数据输入输出电路307的输入数据Din，将指示写入用电压的施加的写入信号向写入电路305输出。另一方面，在信息的读出周期中，控制电路310将指示读出用电压的施加的读出信号向列选择电路304输出。

行选择电路/驱动器303接受从地址输入电路309输出的行地址信号，根据该行地址信号选择多个字线WL0、WL1、WL2、…中的某个，对该选择的字线施加规定的电压。

此外，列选择电路304接受从地址输入电路309输出的列地址信号，根据该列地址信号选择多个位线BL0、BL1、BL2、…中的某个，对该选择的位线施加写入用电压或读出用电压。

写入电路305在接受到从控制电路310输出的写入信号的情况下，输出对列选择电路304指示对所选择的位线进行写入用电压的施加的信号。

此外，读出放大器306在信息的读出周期中，检测流过作为读出对象的选择位线的电流量，判断为数据“1”或“0”。结果，得到的输出数据DO经由数据输入输出电路307被向外部电路输出。

这里，初始击穿动作既可以在初始的测试时由测试机实施，也可以构成为，使得上述写入电路305能够产生初始击穿电压。

另外，在具有1晶体管－1非易失性存储元件的构造的本应用例的情况下，与第1应用例的交叉点型非易失性存储元件的结构相比，存储容量变小。但是，由于不需要二极管那样的电流控制元件，所以能够容易地组合到CMOS工艺中，此外，还具有动作控制容易的优点。

此外，与第1应用例的情况同样，由于本发明的电阻变化层能够在低温下形成，所以具有的优点是：即使在进行本应用例所示那样的布线工序下的层叠化的情况下，也不会对在下层工序中形成的晶体管及硅化物等的布线材料带来影响。

进而，与第1应用例的情况同样，由于钽及其氧化物的形成能够容易地应用到现有的半导体制造工艺中，所以能够容易地制造本应用例的非易失性存储装置。

另外，在上述实施方式中，作为成为电阻变化层的金属氧化物，对钽氧化物、铪氧化物、锆氧化物的情况进行了说明，但是作为夹在第1电极与第2电极间的金属氧化物，只要作为呈现电阻变化的主要电阻变化层而包含钽、铪、锆等的氧化物即可，除此以外也可以包含例如微量的其他元素。也可以通过电阻值的微调等而特意地包含少量的其他元素，这样的情况也包含在本发明的范围中。例如，如果对电阻变化层添加氮，则电阻变化层的电阻值提高，能够改善电阻变化的反应性。

此外，在通过溅射形成了电阻变化层时，由于残留气体及从真空容器壁的气体释放等，有可能使意图以外的微量的元素混入到电阻变化层中，但这样的微量的元素混入到电阻膜中的情况当然也包含在本发明的范围中。

以上，基于实施方式对本发明的一个或多个形态的非易失性存储元件及非易失性存储装置、以及它们的制造方法进行了说明，但本发明并不限定于该实施方式。只要不脱离本发明的主旨，对本实施方式实施了本领域技术人员想到的各种变形而得到的形态、或将不同实施方式的构成要素组合而构建的形态也可以包含在本发明的一个或多个形态的范围内。

产业上的可利用性

本发明提供一种电阻变化型的半导体存储元件及具备它的非易失性存储装置，由于能够实现稳定动作、可靠性高的非易失性存储器，所以对于使用非易失性存储器的各种电子设备具有实用性。

标号说明

10、20、24、30非易失性存储元件

11、12、21、22、25、31非易失性存储装置

100基板

101第1布线

102第1层间绝缘层

103第1接触孔

104第1接触插塞

105第1电极

106、117电阻变化层

1061、1161第1电阻变化层

1062第2电阻变化层

106a第1金属氧化物

106a1第1区域

106a2第2区域

106b第2金属氧化物

106c第3金属氧化物

107第2电极

108、118侧壁保护层

109第2层间绝缘层

110第2接触孔

111第2接触插塞

112第2布线

113第3层间绝缘层

114第3接触孔

115第3接触插塞

116第3布线

200非易失性存储装置

201存储器主体部

202存储器单元阵列

203行选择电路/驱动器

204列选择电路/驱动器

205写入电路

206读出放大器

207数据输入输出电路

208地址输入电路

209控制电路

210非易失性存储元件

211上部布线

212下部布线

213上部电极

214电阻变化层

215内部电极

216电流控制层

217下部电极

218欧姆电阻层

219第2电阻变化层

300非易失性存储装置

301存储器主体部

302存储器单元阵列

303行选择电路/驱动器

304列选择电路

305写入电路

306读出放大器

307数据输入输出电路

308单元板电源

309地址输入电路

310控制电路

313非易失性存储元件

314上部电极

315电阻变化层

316下部电极

BL0、BL1、…位线

M11、M12、…存储器单元

T11、T12、…晶体管

WL0、WL1、…字线