机译:使用45nm技术在Cadence Virtuoso中使用不同乘法器的低功率高速16位算术单元的设计与实现
机译:Cadence Virtuoso平台中1Bit全加器的低功耗设计
机译:使用量子点元胞自动机(QCA)技术的16位算术逻辑单元的设计与实现
机译:使用量子点元胞自动机(QCA)技术的16位算术逻辑单元的设计与实现
机译:低功耗浮点算术单元的设计与实现
机译:使用碳纳米管技术的高速低功耗模2(n)+1乘法器设计。
机译:惯性测量单元数据采集和处理的片上低功耗高灵活性系统的设计与实现
机译:基于微处理器的16位,低功耗,高性能数字信号处理单元的设计和实现