...
机译:LSI实现的低功耗4 x 4位阵列两相时钟绝热静态CMOS逻辑乘法器
Faculty of Engineering, Universiti Kebangsaan Malaysia, 43600 UKM Bangi, Selangor, Malaysia;
Faculty of Engineering, Cifu University, Cifu, Japan;
Faculty of Engineering, Cifu University, Cifu, Japan;
low-power; adiabatic logic; energy recovery; multiplier;
机译:两相驱动绝热动态Cmos逻辑中4×4位乘法器的Vlsi实现
机译:具有辅助时钟的双轨改进的绝热伪多米诺逻辑:低功耗部分绝热CMOS逻辑系列
机译:具有两相非重叠时钟驱动电荷恢复逻辑的能效4位乘法器
机译:4×4位阵列两相时钟绝热静态CMOS逻辑乘法器的XOR评估
机译:时钟乘法器单元和时钟数据恢复电路,用于0.18mum CMOS中的10Gb / s宽带通信。
机译:用于空间光通信的CMOS光脉冲接收器单元阵列的设计与实现
机译:适用于低功耗亚微米VLSI CMOS应用的低压单相时钟准绝热传递门逻辑系列
机译:电子光刻sTaR设计指南。第3部分:用于定制微处理器的马赛克晶体管阵列。第4部分:存储逻辑阵列,sLas用时钟CmOs实现