基于PCI总线的100 MSps,256 MBit数据采集系统

摘要

为满足高速测试装置的需要,设计并实现了以同步动态存储器(SDRAM)为数据缓冲单元,复杂可编程器件(CPLD)为控制核心,PCI9030为PCI接口芯片的高速大容量数据采集系统.针对SDRAM存储器控制复杂的特点,采用自顶向下的模块化设计方法,并用EDA工具综合和仿真,实现了基于CPLD的SDRAM控制器.设计过程中,用同步状态机控制整个流程,实现了地址、数据、控制信号的可靠同步.采集系统的软件部分由驱动程序和应用程序构成,分别用DDK和VC++软件编写.实际测试结果表明,采集系统的最高采样频率可达100 MHz,采样容量可达256 MBit,有效位数为7.24,达到了预期的指标.