基于FPGA的SoC接口在CNN加速器中的研究

摘要

卷积神经网络计算的显著特点在于计算的数据量大、计算过程繁杂、数据流动复杂,基于这些特点,为了实现一种较为高效的卷积神经网络数据传输,设计了一条从外围存储设备中读写数据,进入计算模块的通路.以"SPI Flash-DDR-计算模块"为主要数据通路,并引入PingPong读写操作进行数据流优化,结合Vivado仿真平台进行综合分析,最终实现了100 MHz时钟频率的数据通路,并给出了每层卷积数据大致的输入时间.