一种基于ASIP结构的LDPC译码器芯片设计

摘要

针对IEEE 802.11n标准中LDPC码多码率、多码长的特点,提出了一种基于ASIP架构的LDPC译码器设计方案。该译码器采用优化的分层译码算法、11级流水线技术以及基于ASIP结构的微指令技术,实现了4种不同码率、3种不同码长的LDPC译码功能。采用TSMC 0.18μm CMOS工艺进行物理实现,该译码器芯片面积为3.65 mm2。测试结果表明,该设计满足IEEE802.11n标准的译码要求。