基于FPGA的LDPC编译码的高速并行化设计与实现

摘要

LDPC码是一种特殊的线性分组码,其性能可接近于香农限.由于LDPC码具有良好的性能且译码复杂度低、结构灵活,已广泛应用于信道编码领域,包括深空通信、光纤通信、卫星数字视频和音频广播等领域.采用可配置的全并行结构,在FPGA实现LDPC编译码时提高了数据处理能力,并根据芯片的资源大小进行不同方式的并行化译码结构处理.经过ModelSim仿真验证和在Artix-7平台上试验,验证了LDPC译码可配置并行化实现的可行性和有效性,同时对比验证了它在硬件资源上的消耗和多场景多种速率情况下的数据传输性能.