高性能CPU电源Droop检测优化设计实现

摘要

高性能中央处理器(CPU)进入到纳米工艺设计时代,集成度和性能大幅度提高的同时,功耗和时钟之间的平衡优化已经成为当前面临的主要问题。物理供电寄生阻抗增加明显,功耗急速增加过程导致电源网络动态压降明显,抑制了主频进一步提高。本文提出了一种基于全数字快速高精度Droop Sensor的供电监测优化方法。该方法采用易于集成于处理器核数字域内的单数字供电Droop Sensor进行本地供电实时监测。当Droop Sensor检测到电压快速垂降时,实时指导所在处理器核的时钟域进行时钟降频,帮助处理器度过低压危险时期,待垂降结束后再恢复正常的时钟频率。实现了局部压降的针对性时钟优化,避免了整体功耗性能损失。本文采用12 nm数字工艺实现了Droop Sensor设计。仿真结果表明,该传感器可在100 ps内进行一阶Droop的快速响应,帮助CPU度过瞬间大幅度的压降期;高阶Droop响应的阈值调节精度可达3%,支持CPU的供电水平多阈值控制。