The University of Regina (Canada);
机译:用于MBAFF编码的100 mW以下H.264 MP@L4.1整数像素运动估计处理器内核,带有可重配置的环形连接脉动收缩阵列和无分段矩形访问搜索窗口缓冲器
机译:缩放对现场可编程门阵列上H.264 / AVC全搜索分数运动估计算法的面积和性能的影响
机译:具有面向VLSI的块分区策略和SIMD /脉动阵列架构的SubmW H.264基线配置文件运动估计处理器内核
机译:基于H.264 / AVC并行FIR收缩阵列的分数 - PEL运动补偿插值架构
机译:动态可重构脉动阵列加速器:扩展卡尔曼滤波器和离散小波变换算法的案例研究
机译:用于BLAST算法的基于脉动阵列的FPGA并行架构
机译:具有VLSI的块分区策略和SIMD / Systolic-arrage架构的子MW H.264基线 - 剖面运动估计处理器核心