声明
致谢
摘要
序
1 引言
1.1 课题实现的背景和意义
1.1.1 背景
1.1.2 意义
1.2 国内外研究现状
1.2.1 国外研究现状
1.2.2 国内研究现状
1.3 本文主要工作
1.4 论文的章节安排
2 高速串行接口数据传输系统概述
2.1 RapidlO协议简介
2.2 高速串行接口通用架构
2.2.1 发送器的常用结构
2.2.2 电流模发送器
2.3 高速串行接口电路性能评价指标
2.3.1 抖动
2.3.2 眼图
2.3.3 误码率
2.4 高速串行接口电路中的传输信道
2.4.1 频率依赖性损耗
2.4.1 反射
2.5 信号完整性与解决方案
2.5.1 阻抗匹配
2.5.2 编码技术
2.5.3 信道补偿技术
2.6 本章小结
3 5Gb/s高速串行电流模发送器设计
3.1 电流模发送器结构
3.2 预驱动器设计
3.2.1 串化器设计
3.2.2 时钟模块设计
3.3 电流模去加重输出驱动器设计
3.3.1 去加重时的等效电路分析
3.3.2 电流模输出驱动器设计
3.4 带隙基准源设计
3.4.1 带隙电压基准电路工作原理
3.4.2 带隙电压基准电路性能评价
3.4.3 传统型带隙电压基准电路
3.4.4 电压-电流转换电路设计
3.4.5 带隙基准源整体电路设计
3.5 低压供电电流模输出驱动器设计
3.6 本章小结
4 版图设计和后仿真结果
4.1 版图设计概述
4.1.1 匹配设计
4.1.2 寄生优化设计
4.1.3 抗干扰设计
4.1.4 可靠性设计
4.1.5 深亚微米版图设计注意事项
4.2 5Gb/s电流模发送器的版图设计
4.3 带隙基准源的版图设计
4.4 低压供电输出驱动器的版图设计
4.5 后仿真验证
4.5.1 5Gb/s电流模发送器的后仿真验证
4.5.2 带隙基准源的后仿真验证
4.5.3 低压供电输出驱动器的后仿真验证
4.6 本章小结
5 测试分析
5.1 测试方案
5.2 测试结果与性能分析对比
5.3 本章小结
6 总结与展望
6.1 总结
6.2 展望
参考文献
作者简历及攻读硕士学位期间取得的研究成果
学位论文数据集