时间触发以太网容错时钟同步机制的研究与硬件实现

摘要

随着现代电子系统功能越来越丰富，集成模块越来越复杂，对网络带宽、延迟、可靠性等指标提出了更高的要求。实时性以太网作为未来以太网的发展方向，而时间触发以太网(TTE)相比于其他网络技术，具备了与传统以太网的兼容性，成为最具发展前景的项目之一。特别是满足了工业级以太网以及国防、航天领域对强实时性，高可靠性的需求，使得该技术越来越具备发展潜力。
　　本文为寻求一种强实时，高带宽，高可靠性网络传输技术，进行相关理论研究和算法设计实现，研究内容如下:
　　(1)对TTP/C、FlexRay、TTE进行研究比较，由于TTE对传统以太网有较好的兼容性，且具有较高的时钟精度与容错性能，便将TTE作为本文的研究对象。
　　(2)本文就TTE的AS6802协议进行研究，深入理解网络中不同数据帧的分发调度原理;掌握TTE同步操作中的时间固化算法与压缩算法;分析网络中关节节点SM、CM、SC的功能，各个节点的状态机的状态所对应的操作以及状态转移条件;深入分析TTE的容错机制以及团检测机制的容错方法。
　　(3)根据以上研究，在OPNET上完成对TTE容错时钟同步机制的设计。建立终端节点与交换机的节点模型，设计SM、CM、SC状态机进程模型，根据不同仿真场景完成对TTE同步机制的测试与验证;通过设置故障节点参数，完成对TTE容错机制的测试与验证。
　　(4)对SM节点进行硬件模块设计，实现相应的功能，并利用Modelsim进行关键模块的功能仿真。
　　根据测试结果显示，TTE容错时钟同步机制是一套完备的时钟同步与设备容错的解决方案，各方面性能均达到预期结果，同步精度高，容错性能强。

目录

声明

致谢

摘要

1 引言

1．1 研究背景及意义

1．2 国内外发展现状

1．2．1 国外发展现状

1．2．2 国内发展现状

1．3 本文研究内容

1．4 本文组织结构

2 时间触发以太网概述

2．1 网络体系结构

2．2 TTE的网络传输数据类型

2．3 TT数据的传输机制

2．4 本章小结

3 容错时钟同步机制研究与设计

3．1 基本概念

3．1．1 TTE的帧格式

3．1．2 透明时钟

3．1．3 最大传输延迟

3．1．4 压缩延迟

3．1．5 节点角色

3．2．1 时间固化算法

3．2．2 压缩算法

3．3 TTE的时钟同步流程

3．4 TTE容错机制

3．4．1 团检测机制

3．4．2 节点控制器

3．4．3 多通道容错

3．5 状态机设计

3．5．1 SM状态机

3．5．2 CM状态机

3．5．3 SC状态机

3．6 本章小结

4 TTE的设计实现与仿真

4．1 OPNET仿真平台

4．1．1 自带功能函数简介

4．2 仿真设计方案

4．3 TTE网络模型建立

4．3．1 PCF帧模型

4．3．2 链路模型

4．3．3 交换机模型

4．3．4 交换机进程模型

4．3．5 终端节点模型

4．3．6 终端节点进程模型

4．4 关键算法的实现

4．4．1 时间固化算法

4．4．2 压缩算法

4．5 仿真结果与容错性能测试

4．5．1 仿真场景

4．5．2 关键参数说明

4．5．3 同步仿真结果测试

4．5．4 容错测试方案与测试结果

4．6 本章小结

5 关键模块硬件实现与仿真

5．1 SM模块硬件设计

5．1．1 功能分析

5．1．2 模块分析

5．1．3 设计参数与阈值设置

5．2 关键模块功能仿真

5．3 本章小结

6 结论

参考文献

作者简历及攻读硕士／博士学位期间取得的研究成果

学位论文数据集