首页> 中文学位 >0.6μm CMOS 622Mb/s 4:1复接器设计
【6h】

0.6μm CMOS 622Mb/s 4:1复接器设计

代理获取

目录

文摘

英文文摘

论文说明:答辩委员会签名、插图清单、表格清单

独创性声明及学位论文版权使用的授权书

致谢

第一章前言

1.1光纤传输系统的发展

1.2当前国际微电子发展趋势和我国集成电路技术的现状

1.3工艺选择

1.4本文工作介绍

第二章复接原理和同步数字体系

2.1光纤的导光原理

2.2复用和数字复接技术

2.2.1复用原理

2.2.2数字复接原理

2.3同步数字体系

2.3.1同步数字体系的特点

2.3.2 SDH速率等级

2.3.3 SDH复用结构

2.4复接器的基本结构

2.4.1串行复接器

2.4.2并行复接器

2.4.3树型复接器

第三章复接器的系统设计

3.1系统特点

3.2系统结构

3.2.1系统框图描述

3.2.2高速2:1复接器模块

3.3系统性能指标

第四章复接器的电路设计

4.1数字电路的发展趋势

4.2 SCFL电路

4.2.1差分电路差模传输特性

4.2.2 SCFL电路结构和特点

4.2.3 SCFL结构单元电路

4.3分频器的设计

4.4输入输出接口电路

4.5芯片设计的其它问题

第五章电路仿真

5.1仿真工具的介绍

5.2参数调整方法

5.3仿真结果

第六章复接器芯片的版图设计

6.1版图设计过程

6.2 SCFL锁存器版图的设计

6.3复接器芯片版图设计

第七章结论

参考文献

展开▼

摘要

复接器是光纤传输系统中的关键电路之一。由于复接器一般工作在比较高的速率,过去,世界上许多国家的工程师大多采用砷化镓(GaAs)、双极性硅(BipolarSi)、BiCMOS等工艺来实现复接器集成电路。随着CMOS工艺的不断发展,目前已经可以实现高速率的电路。本文给出利用0.6μmCMOS工艺设计的4:1复接器集成电路,对CMOS高速数字集成电路设计作初步的研究。  复接器有三种结构:串行、并行和树型。串行结构简单,电路规模小,所需时钟容易满足,但是功耗大;并行结构电路规模较小,但是她所需的时钟要求较高;树型结构电路规模最大,但是所需时钟容易产生,功耗较小,容易实现高阶复接。本文采用改进的树型结构来实现4:1复接器,由于速率较高,采用差分的源极耦合场效应管逻辑电路来实现。  此次仿真是用SmartSpice完成。在参数调整过程中,提出了一种新的方法-观察分组法。仿真的结果表明,复接器可以工作在622.08Mb/s,采用5V单元供电,在常温下功耗低于0.4W。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号