基于异构处理器的Faster R-CNN加速器设计与实现

目录

声明

致谢

1 引言

1.1 研究背景及意义

1.2 相关领域研究现状

1.2.1 基于深度学习的目标检测算法研究现状

1.2.2 基于FPGA的深度卷积神经网络加速器研究现状

1.3 本文主要内容

1.4 本文结构安排

2 基于深度卷积神经网络的目标检测算法

2.1 深度卷积神经网络概述

2.1.1 卷积

2.1.2 激活函数

2.1.3 池化

2.1.4 批归一化

2.2 基于深度卷积神经网络的目标检测算法概述

2.2.1 基于两阶段的目标检测算法

2.2.2 基于单阶段的目标检测算法

2.3 Faster R-CNN算法概述

2.3.1 Faster R-CNN算法整体框架

2.3.2 RPN网络

2.3.3 ROI池化

2.3.4 Faster R-CNN算法硬件部署难点

2.4 本章小结

3 面向FPGA平台的Faster R-CNN算法优化

3.1 网络结构优化

3.1.1 主干网络的选取

3.1.2 ROI池化方式的选取

3.2 融合卷积层和批归一化层

3.3 网络模型量化

3.3.1 动态定点量化

3.3.2 Faster R-CNN算法量化方法

3.4 实验结果

3.5 本章小结

4 Faster R-CNN 算法的FPGA硬件加速器设计

4.1 OpenCL异构计算框架

4.1.1 平台模型

4.1.2 执行模型

4.1.3 内存模型

4.1.4 编程模型

4.2 FPGA加速器设计

4.2.1 加速器整体框架设计

4.2.2 并行度计算电路设计

4.2.3 访存设计

4.2.4 功能内核设计

4.3 本章小结

5 基于FPGA的深度学习目标检测系统实现

5.1 FPGA异构加速系统的搭建

5.2 设计空间探索

5.3 检测效果评估

5.4 检测速度评估

5.5 性能比较

5.6 本章小结

6 总结与展望

参考文献

作者简历及攻读硕士学位期间取得的研究成果

独创性声明

学位论文数据集