封面
声明
中文摘要
英文摘要
目录
图录
表录
第一章 绪论
1.1 研究背景
1.2 主要工作
1.3 本文组织结构
第二章 面向蒙特卡罗计算的随机数生成 FPGA 加速器
2.1 面向蒙特卡罗计算的随机数算法
2.2 面向随机数生成的 FPGA 加速器
2.3 随机数生成 FPGA 加速器的设计关键
2.4 本文的研究思路
2.5 本章小结
第三章 基于 Mersenne Twister 算法的并行化硬件结构
3.1 Mersenne Twister 算法
3.2 基于 MT19937 算法的并行化硬件结构
3.3 在 FPGA 上的硬件实现与结果分析
3.4 本章小结
第四章 基于 MT 算法可重构的随机数加速器的设计
4.1Fast-jump-ahead 模块设计
4.2 可重构的 FPGA 加速器结构
4.3 FPGA 实现与结果分析
4.4 随机数生成 FPGA 加速器的应用及实例
4.5 本章小结
第五章 总结与展望
5.1 本文所完成的工作
5.2 对进一步工作的展望
参考文献
致谢
攻读硕士学位期间已发表或录用的论文