用FPGA实现带硬件浮点运算器的8051的研究

摘要

8051系列是至今为止最成功的单片机之一，在FPGA平台上研究带硬件浮点运算器的8051是对其在SoC及专用化的方向上的一次迈进。文章首先介绍了8051的基本架构，包括硬件模块、指令系统、内存分配以及基本外设。然后讲解了在设计8051时如何划分模块，每个模块的功能与设计，同时也介绍了如何设计流水线来加速8051的处理速度。对于浮点运算器，文章介绍了IEEE浮点数的表示方法，包括各种特殊值的表示方法以及作用。在探讨浮点运算器设计的时候首先是给出了模块的划分及其实现的功能，然后以生动的实例介绍了加减乘除四种浮点运算的算法。在介绍完8051与浮点运算器设计以后，文章介绍了如何将浮点运算器集成到8051上，包括硬件上的数据线接口和控制线接口，以及软件中如何运用硬件浮点运算器。最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从200个时钟周期减少到4个时钟周期，乘法运算从241个时钟周期减少到4个时钟周期，而除法则由原来的¨lO个时钟周期减少到4个时钟周期，可见硬件浮点运算器使8051在运算能力上有了质的提高。 笔者也在“Google”和“百度”搜索引擎上，以及“维普数据论文网’’上搜索过，都没有发现有类似的设计，带硬件浮点运算器的8051可谓是一次创新，希望在实际应用中能有用武之地。

目录

论文说明：插图索引、表格索引

论文独创性声明及论文使用授权声明

摘要

第1章绪论

1.1嵌入式应用中的8位机现象

1.2 8位单片机中的80C51现象

1.3 8051内核在SoC中再做贡献

第2章8051的架构

2.1 8051的硬件结构

2.2 8051的指令

2.2.1 8051指令概述

2.2.2寻址方式

2.2.3指令系统及分类

2.3 8051的存储器结构

2.3.1程序存储器

2.3.2数据存储器

2.3.3特殊功能寄存器

2.4 8051的并行输入输出口

2.5 8051的定时器与中断系统

2.5.1 8051的定时器

2.5.2 8051的中断系统

2.6 8051的串行输出口

第3章8051内核的设计

3.1 8051内核设计的系统框架

3.2解码器与流水线设计

3.2.1流水线设计

3.2.2解码器输出

3.3算术运算器

3.4外部存储器接口

3.5内部存储器接口

3.6特殊功能寄存器

3.7间接地址处理器

3.8小结

第4章浮点数及其运算的介绍

4.1浮点数的概念

4.2 IEEE浮点数

4.3实数和浮点数之间的变换

4.4特殊值

4.4.1 NaN

4.4.2无穷

4.4.3有符号的零

4.4.4非规范化数

第5章浮点运算器的设计

5.1浮点运算器的功能

5.2浮点运算的算法

5.2.1加/减法的算法

5.2.2乘法的算法

5.2.3除法的算法

5.3浮点运算器的功能模块

5.4运算器模块I/O接口

5.5小结

第6章带浮点运算器的8051 MCU的设计

6.1浮点运算器与8051 MCU的硬件连接

6.2软件如何使用浮点运算器

6.3小结

第7章系统验证

7.1 ModelSim功能仿真

7.1.1仿真策略

7.1.2仿真系统

7.1.3仿真结果

7.2 FPGA系统验证

7.2.1 FPGA验证平台

7.2.2综合布局布线

7.2.3测试命令及结果

第8章总结与展望

附录

参考文献

致谢