低功耗超高速CMOS加法器设计研究

摘要

20世纪是IC迅速发展的时代。计算机等信息产业的飞速发展推动了集成电路产业。IC电子器件也随之引起人们越来越多的关注。大多数超大规模集成电路（IC-VLSI）在日常生活中有着广泛的应用，例如数字信号处理器、微处理器等应用了很多数学运算。在这些广泛应用的运算中，减法和乘法运用的更多，而加法器是组成这些运算的基本单元。因此，改善加法器的性能在改善整体模块中扮演了很关键的角色。同时，随着便携式IC产品例如MP3播放器，手机和掌上电脑等的广泛使用，要求IC工程师对现有运算模块的性能作进一步改进，尤其是在电路的功耗和尺寸方面。CMOS加法器是微处理器中算术运算的基本部件，在各种微处理器、DSP器件及数字电路在做算术运算时，最基本的电路往往就是二进制的加法器而已，至于减法可以借助于补码的加法实现，乘法等于连续的加法，除法则是连续的减法，比较运算也可以通过减法来实现。可见高速、紧凑、低功耗的高性能加法器在微处理器系统中的重要性。 本文提出了4种新型低功耗加法单元。在180nm工艺、1．8V电源电压下的Cadence仿真结果表明，这4种新型结构的加法单元在速度、功耗及功耗－延时积等方面有其各自优点。但它们都能够达到低功耗的设计要求。同时，在第五章，本文还提出了一种2位动态高速低功耗加法器。仿真结果同样说明了此加法器可以达到高速低功耗的设计目标。最后本文讨论了降低功耗，提高VLSI性能的一些其它加法器，例如第三纪树结构加法器。

目录

文摘

英文文摘

声明

第一章绪论

1.1 加法器的研究背景

1.2 论文主要研究工作及框架

1.2.1 论文主要研究工作

1.2.2论文框架

1.3 本章小结

第二章加法器概论

2.1 加法器基本原理

2.1.1加法器原理介绍

2.1.2 串行进位加法器

2.2 加法器的主要性能指标

2.2.1电路速度

2.2.2电路功耗

2.3 本章小结

第三章低功耗加法器

3.1 低功耗设计

3.1.1 CMOS集成电路功耗

3.1.2低功耗设计技术综述

3.2 低功耗CMOS加法器的实现

3.2.1逻辑方程

3.2.2异或、同或门

3.2.3全加单元

3.2.4性能指标

3.2.5仿真环境

3.2.6 对比

3.3本章小结

第四章超高速加法器

4.1 高速加法器

4.1.1超前进位加法器(Carry-Lookahead Adder)

4.1.2曼彻斯特加法器(Manchester Adder)

4.1.3进位旁路加法器(Carry-Skip Adder)

4.1.4进位选择加法器(Carry-Select Adder)

4.1.5进位保留加法器(Carry-Save Adder)

4.2 可用于实现高速加法器的方法

4.2.1 多米诺逻辑

4.2.2动态CMOS逻辑电路

4.3本章小结

第五章低功耗超高速CMOS加法器

5.1 两位动态高速低功耗加法器

5.1.1 常见加法器的进位与求和算法

5.1.2改进的算法和结构

5.1.3仿真结果

5.2第三纪树结构加法器

5.3 本章小结

第六章结束语

致谢

参考文献

硕士期间参与科研项目与研究成果