相位噪声测试系统中的数字电路设计

摘要

相位噪声是信号频率稳定度的直接体现,是评判信号质量的重要依据。目前相位噪声已成为信号传输、信号处理领域的重点研究内容,对其进行高精度的测量具有重要意义。
　　本文介绍了相位噪声的相关知识,包括相位噪声的概念、时域和频域中相位噪声的不同表征以及测量相位噪声常见的几种方法、各种方法的原理,并对比阐述了几种方法的优缺点。本文主要研究开发用于相位噪声测试的数字处理模块。该数字模块与外部鉴相电路、PCIe主机电路等组合完成基于鉴相法相关理论的相位噪声测试系统。
　　该数字电路部分大致可以划分为三个功能模块,分别是模拟电路部分、FPGA电路部分和DSP电路部分。三个部分相互协作对输入的模拟信号进行模数转换、数据传输、算法处理等工作。数字电路板将得到的结果送至PCIe主机中进行后续处理。
　　本文中于系统设计和硬件实现将作为重点介绍的内容。而该数字电路系统中的多个部分目前已进行功能验证。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 引言

1.2 国内外相位噪声发展现状

1.3 相位噪声的相关知识

1.4 本文研究内容和章节安排

第二章 相位噪声测试系统数字电路简介

2.1系统概述

2.2 数字电路系统结构

2.3 本章小结

第三章 数字电路系统板设计

3.1 模拟电路设计

3.2 数字电路设计

3.3 PCB板设计制作

3.4 本章小结

第四章 数字电路系统软件部分

4.1 FPGA软件部分

4.2 DSP软件部分

4.3 CPLD程序

4.4 本章小结

第五章 实验结果与数据分析

5.1 ADC电路数据分析

5.2 FPGA中FIFO功能的验证

5.3 DSP中谱估计算法验证

5.4 本章小结

第六章 总结

6.1 心得体会

6.2 课题未完成的部分

6.3 课题可改进的部分

致谢

参考文献