基于CPU-FPGA的异构多核系统设计及并行编程模型研究

摘要

当今信息技术的发展及创新正使各个产业发生改变,在信息爆炸时代产生了海量数数据,对于海量数据的高效处理方法正成为目前的研究热点。然而,当今通用处理器的运算能力受到工艺尺寸的限制,已难以满足大数据处理的高性能需求需求。现代的FPGA芯片集成了越来越多的并行计算硬件资源,提供了强大的计算能力。采用CPU和FPGA构建异构多核系统,以CPU提供通用计算的能力,以FPGA芯片作为专用的硬件加速器成为了高性能计算领域的重要发展趋势。
　　虽然CPU-FPGA异构系统在高性能计算领域具备诸多优势,但仍面临着诸多挑战,主要有异构核间通信问题,FPGA硬件编程困难,以及并行编程模型的开发等问题。本文针对CPU-FPGA异构多核系统展开研究,主要做出了以下工作:
　　首先,针对CPU-FPGA异构核间通信的问题,本文提出了基于AXI总线和共享内存的核间高带宽通信方法,提供了CPU与FPGA之间的高速数据通路。第二,本文提出了一种基于高层综合的FPGA设计方法,简化了传统 FPGA开发的硬件编程复杂度。第三,本文将 FPGA动态可重构技术引入到异构系统中,实现了系统功能的动态切换。最后,在深入分析MapReduce并行编程模型之后,本文结合MapReduce并行编程模型的优点,提出了异构多核系统下的并行编程模型,将复杂耗时的数据处理过程转移到 FPG A平台上运行,通过 FPG A内部的并行和流水线处理,大幅提高了系统的运算速度。
　　为了验证本文提出的异构系统和并行编程模型的性能,本文采用Xilinx Zynq异构多核处理平台,并且通过Sobel图像处理,柱状图,矩阵乘法等测试程序进行测试分析,结果表明该并行编程模型适用于这种CPU-FPGA异构系统,并且能够大幅提高运算速度,提供了较好的可扩展性和灵活性。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1选题的意义

1.2课题研究现状

1.3研究内容和论文结构

第二章 FPGA技术和Zynq异构多核处理平台概述

2.1 FPGA概述及发展现状

2.2 FPGA动态部分可重构技术

2.3 Zynq-7000 AP SoC异构系统体系结构

2.4本章小结

第三章 基于Zynq的异构并行计算系统架构设计

3.1异构核间通信方法

3.2并行编程模型架构分析与设计

3.3异构多核系统中的FPGA设计及重构方法

3.4本章小结

第四章 基于异构多核系统的并行编程模型实现

4.1 Phoenix系统概述

4.2并行算法的FPGA硬件实现和驱动程序设计

4.3 FPGA动态重构系统实现

4.4在Zynq异构多核处理器上实现Phoenix系统

4.5本章小结

第五章 并行编程模型性能测试与分析

5.1异构核间通信速率测试

5.3并行编程模型性能测试

5.4本章小节

第六章 总结与展望

致谢

参考文献