单元平均恒虚警检测的FPGA实现

摘要

恒虚警检测是雷达信号处理的重要组成部分,在自动检测中,恒虚警率(CFAR)处理可使终端计算机不致因干扰太强而过载,从而保证雷达的正常工作.本文通过对恒虚警检测原理以及性能指标的深入学习,并结合具体的工程背景,在Altera的大规模FPGA上实现了针对瑞利杂波的单元平均恒虚警检测模块,该模块采用verilog语言编写,参数可设,资源占用量不大,移植性好,性能经过实测满足设计指标,可作为雷达信号处理的通用模块并为雷达信处算法的工程化提供参考.