精密跟踪雷达匹配滤波器的ASIC设计

摘要

本文介绍了采用单片FPGA实现256/1024可变点数脉压的设计,通过双脉压模块并行处理,使芯片的运算能力提高了1倍;通过对基本的基4运算单元加以改进,使其可同时完成FFT、复乘、IFFT,硬件的规模减少到原来的1/3;数据存储采用3块内存配置结构以使数据输入、运算、输出可并行处理,这样最大限度地为运算单元提供处理时间.脉压结果被转换成IEEE754/85432位浮点格式.