16×16并行乘法器的设计与实现

摘要

本文介绍了一种16×16有符号和无符号乘法的设汁,采用了改进型的booth算法减少部分积的数目,综合采用CSA和4-2压缩器,改进了传统的WT(Wallace Tree)乘法器,该结构比WT相比节省了器件的使用,减少的设计的级数。在最后一级的加法运算时采用了速度较快的CLA,提高了整个设计的速度。