一种booth乘法器的VLSI设计方法

摘要

为了解决32位乘法器能够以资源复用的形式快速进行多种数据位长的乘法运算的问题,对基4的booth改进型算法进行分析研究,设计了位长控制器,使其控制个别位的运算,改进了部分积产生器及快速加法器的结构,从而达到在进行8位、16位乘法运算时复用大部分硬件资源的目的.采用这种方法,能够在一个时钟周期内实现32位或双16位或4个8位数据的乘法运算,在保证乘法器速度的同时,增强了数据并行处理能力,节约了芯片面积.